[发明专利]电路板总成及其制造方法

说明书

本申请提出一种电路板总成，包括核心层、电子元件、第一屏蔽环壁、第二屏蔽环壁、第一线路层、第二线路层、第一绝缘层以及多个第一屏蔽柱。核心层具有容置槽，其中容置槽具有内侧壁。电子元件设置于容置槽之中。第一屏蔽环壁设置于容置槽之中，并覆盖内侧壁，其中第一屏蔽环壁围绕电子元件。第二屏蔽环壁设置于核心层中，并环绕第一屏蔽环壁。核心层设置于第一线路层与第二线路层之间。第二线路层设置于第一绝缘层与核心层之间。第一屏蔽柱设置在第一绝缘层中。如此，即可屏蔽电子元件的电磁波。

技术领域

本申请关于一种电路板总成及其制造方法，特别是关于一种能够有效屏蔽电子元件之间电磁干扰的电路板总成及其制造方法。

背景技术

目前的晶片封装体，例如系统级封装体(System in a Package，SiP)，包括多个电子元件。这些电子元件在运作时会产生电磁波，而此电磁波会干扰这些电子元件，从而影响这些电子元件的运作，以至于装设此晶片封装体的电子装置，例如智能手机或平板计算机，可能会发生运作异常的情形，甚至发生故障。因此，如此降低或避免上述电磁波对晶片封装体内的电子元件干扰是值得探讨的议题。

发明内容

本申请的目的在于提供一种电路板总成，包括核心层、至少一电子元件、至少一第一屏蔽环壁、至少一第二屏蔽环壁、第一线路层、第二线路层、第一绝缘层以及多个第一屏蔽柱。核心层具有至少一容置槽，其中所述容置槽具有内侧壁。所述电子元件设置于所述容置槽之中。所述第一屏蔽环壁设置于所述容置槽之中，并覆盖内侧壁，其中所述第一屏蔽环壁围绕所述电子元件。所述第二屏蔽环壁设置于核心层中，并环绕所述第一屏蔽环壁。核心层设置于第一线路层与第二线路层之间。第二线路层设置于第一绝缘层与核心层之间。所述第一屏蔽柱设置在第一绝缘层中。

在一些实施方式中，所述第一屏蔽柱电性连接于所述第一屏蔽环壁。

在一些实施方式中，电路板总成还包括屏蔽层，其中屏蔽层设置于第一绝缘层下，而第一绝缘层设置于屏蔽层与核心层之间，所述第一屏蔽柱延伸至所述核心层及所述屏蔽层。

在一些实施方式中，电路板总成还包括第二绝缘层以及多个第二屏蔽柱。第一线路层设置于第二绝缘层与核心层之间。所述第二屏蔽柱设置于第二绝缘层之中，且所述第一屏蔽柱及所述第二屏蔽柱沿着所述第二屏蔽环壁排列。

在一些实施方式中，所述第二屏蔽环壁包括二金属层以及导电材料，所述金属层呈同心环排列，其中一所述金属层围绕另一所述金属层与所述导电材料。

在一些实施方式中，所述电子元件的表面、第二屏蔽环壁的一端以及核心层的表面共平面。

在一些实施方式中，所述第二屏蔽环壁的高度大于至少一所述电子元件的厚度。

在一些实施方式中，核心层的材质为非感光性介电材料。

在一些实施方式中，所述电子元件电性隔离于所述第一屏蔽环壁、所述第二屏蔽环壁以及所述第一屏蔽柱。

本申请另提出一种制造电路板总成的方法，包括提供第一基板。形成复合介电层于第一基板上，复合介电层包括多个子介电层与多个离型膜，其中所述离型膜的每一者设置于所述子介电层中的相邻两个之间。图案化复合介电层，以形成复合介电图案层，其中复合介电图案层暴露部分第一基板，且复合介电图案层具有多个凹槽。形成多个金属层于复合介电图案层，其中所述金属层覆盖复合介电图案层的上表面以及所述凹槽的多个侧壁。分离复合介电图案层，以形成多个介电图案层，其中所述介电图案层的每一者具有多个开口。堆叠所述介电图案层于第二基板上，以在第二基板上形成核心层，其中所述介电图案层的所述开口形成多个容置槽与至少一沟槽。设置至少一电子元件于至少一所述容置槽中。在设置所述电子元件于至少一所述容置槽中之后，移除第二基板。形成至少一线路层于核心层上。形成至少一绝缘层于所述线路层上。形成多个屏蔽柱于所述绝缘层之中。