[发明专利]一种自对准沟槽栅结构IGBT的制备方法

说明书

本申请涉及半导体制造领域，特别是一种自对准沟槽栅结构IGBT的制备方法，包括如下步骤：在衬底上形成第二导电类型层a和第一导电类型层，然后再沉积第一硬质掩膜层；刻蚀第一硬质掩膜层；刻蚀衬底，形成深沟槽，热生长形成第一绝缘介质层；沉积和刻蚀第一导电层；沉积和刻蚀第三绝缘介质层至与硬膜平齐；去除第一硬质掩膜层；沉积和刻蚀第二绝缘介质层形成侧墙；刻蚀发射电极金属接触孔；本申请在沟槽栅填充后，进行反填充盖帽处理，通过自对准侧墙工艺和硬质掩膜工艺实现高精度电极接触孔的制备。提出连续的自对准工艺方法，通过三个绝缘介质层的材料属性和功能属性不同，无需光刻制备出高密度的元胞结构，突破光刻限制。

技术领域

本申请涉及半导体制造领域，特别是一种自对准沟槽栅结构IGBT的制备方法。

背景技术

包括IGBT在内的沟槽栅型功率半导体芯片广泛用于新能源发电、输变电、轨道交通、工业控制等领域，在使用场景下对单颗IGBT芯片的电流需求从几安培到几百安培不等，对应的芯片面积也从几平方毫米到几百平方毫米不等。其中在高压领域应用最广泛的就是IGBT器件，如何在保持IGBT高工作电压，简单门极电压控制，良好的开关可控性和安全工作区以及简单的短路保护措施等方面的优点的基础上提高IGBT的电流密度，增强IGBT电导调制效应，提高电流导通能力成为目前需要解决的技术问题。更精细化的沟槽和更小的沟槽间距，可以提高IGBT功率密度，增强IGBT的电荷存储效应，降低导通压降，进一步将导通压降和开关损耗的折中关系向原点推进，这种窄沟槽间距对电极接触孔的对准提出了更高的要求，如果孔的光刻出现偏差，会导致栅极和金属电极短路、阈值偏大等一系列问题。

现有技术如专利公开号为CN100508143的发明专利，其在元胞区制备过程中，采用了多次光刻，首先沟槽刻蚀所需要的硬膜需要光刻；然后N+源区注入，需要先进行光刻；P+体接触区注入掩膜采用的是光刻之后的BPSG，同样无法避免光刻。对于光刻机的精度要求较高，且工艺流程较为复杂。再如公开号为CN101308812B的发明专利，其在第二掩膜图案89’的制备过程中，利用第一掩膜图案81和82的高度差来实现了自对准，填充第二牺牲层88和第二掩膜层89，采用CMP方式得到，无需光刻。但是该结构和工艺适用于小信号集成电路芯片制作，但不适用于功率半导体芯片。

发明内容

为了解决现有技术中存在的上述问题，本申请提出一种自对准沟槽栅结构IGBT的制备方法。

为实现上述技术效果，本申请的技术方案如下：

一种自对准沟槽栅结构IGBT的制备方法，包括如下步骤：

步骤一：在衬底上通过离子注入和扩散工艺形成第二导电类型层a，和第一导电类型层，然后再沉积第一硬质掩膜层；

步骤二：通过光刻图形掩膜，刻蚀第一硬质掩膜层；

步骤三：刻蚀衬底，形成深沟槽，以及热生长形成第一绝缘介质层；

步骤四：沉积第一导电层；

步骤五：刻蚀第一导电层；

步骤六：沉积第三绝缘介质层；

步骤七：刻蚀第三绝缘介质层至与第一硬质掩膜层平齐；第三绝缘介质层在工艺上述过程成中起到掩膜的作用；

步骤八：去除第一硬质掩膜层；

步骤九：沉积第二绝缘介质层；

步骤十：刻蚀第二绝缘介质层形成侧墙；第二绝缘介质层在工艺上述过程成中起到掩膜的作用；

步骤十一：刻蚀发射电极金属接触孔；

步骤十二：在衬底上通过离子注入和扩散工艺形成第二导电类型层b；

步骤十三：沉积金属材料形成第二导电层，完成正面加工；