[发明专利]一种基于FPGA实现4K高清显示的方法

说明书

本发明公开了一种基于FPGA实现4K高清显示的方法，用于显示设备中，所述方法包括：将帧频转换后的视频信号输入放缩模块中行缓冲区RAM储存；将所述行缓冲区RAM中视频信号输入水平放缩模块进行水平放缩；将所述水平放缩后的视频信号输入列缓冲区RAM储存；将所述列缓冲区RAM中视频信号输入垂直放缩模块进行垂直放缩；将所述垂直放缩后的视频信号输出缓冲区队列，采用水平缩放和垂直缩放分开处理的方法，在每次进行插值计算时，缓存只需向缩放模块提供一维方向上相邻的像素数据即可，这样可以提高代码的复用率，从而降低了缩放时计算的复杂度，使得终端显示器显示的视频更稳定清晰。

技术领域

本发明属于视频显示技术领域，涉及一种基于FPGA实现4K高清显示的方法。

背景技术

随着图像显示技术的不断发展，特别是以LCD为显示介质的平板显示器技术的高速发展，液晶显示设备在人们的日常生活中越来越重要，在家用电器、汽车、医疗及军工等行业广泛应用，同时人们也对液晶显示器提出了更高的要求，液晶显示器正往更大尺寸，更薄厚度，更好视觉效果方向发展。

传统的液晶显示器的分辨率为720p（1280×720）能够显示921600个像素点，而目前主流的液晶显示器实现的分辨率为1080p（1920×1080）能够显示2073600个像素点，而则能够显示出9437184个像素点，达到了1080p分辨率的4倍大小，因此显示画面十分细腻，因此在我们日常的应用中，无论是显示图片、观看电影还是体验游戏，都能够获得无与伦比的细腻画面表现，可以充分满足各种不同人群对显示画面的需求来说，4K（4096×2304）分辨率能够帮助他们在同一屏幕内显示更加丰富的内容，也能够显著的提升他们的工作效率。

但是，现有4K显示方法存在缩放时计算的复杂度高，代码的复用率底。

发明内容

本发明的目的在于提供一种基于FPGA实现4K高清显示的方法，以解决现有4K显示方法存在缩放时计算的复杂度高，代码的复用率底的问题。

为了实现上述目的，本发明提供了如下技术方案：一种基于FPGA实现4K高清显示的方法，用于显示设备中，所述方法包括：

将帧频转换后的视频信号输入放缩模块中行缓冲区RAM储存；

将所述行缓冲区RAM中视频信号输入水平放缩模块进行水平放缩；

将所述水平放缩后的视频信号输入列缓冲区RAM储存；

将所述列缓冲区RAM中视频信号输入垂直放缩模块进行垂直放缩；

将所述垂直放缩后的视频信号输出缓冲区队列。

优选的，所述水平放缩包括：

从所述行缓冲区RAM取出同一行四个相邻的第一像素点的值；

从所述放缩模块中行放缩系数ROM取出四个第一像素点对应的系数；

将所述第一像素点的值和所述第一像素点对应的系数相乘，得到所述水平放缩后的视频信号。

优选的，所述垂直放缩包括：

从所述列缓冲区RAM取出同一行四个相邻的第二像素点的值；

从所述放缩模块中列放缩系数ROM取出四个第二像素点对应的系数；

将所述第二像素点的值和所述第二像素点对应的系数相乘，得到所述垂直放缩后的视频信号。

优选的，将帧频转换后的视频信号输入放缩模块中行缓冲区RAM储存前，所述方法还包括：

将解码后的视频信号输入输入FIFO控制器；

所述输入FIFO控制器对所述解码后的视频信号进行第一次帧频转换得到第一次帧频转换视频信号；

将所述第一次帧频转换视频信号输入DDR2；

取出所述DDR2中所述第一次帧频转换视频信号输入输出FIFO控制器；

所述输出FIFO控制器对所述第一次帧频转换视频信号进行二次帧频转换得到所述帧频转换后的视频信号。