[发明专利]一种自整流忆阻器阵列及其制备方法和应用

说明书

本发明属于微电子技术领域，具体公开了一种自整流忆阻器阵列及其制备方法和应用，该自整流忆阻器阵列包括垂直堆叠于衬底上的第一电极层阵列，所述第一电极层阵列中每个第一电极层上设置有绝缘层；所述第一电极层阵列中每列的中间开设有沟槽，所述沟槽两侧设置有绝缘层；所述第一电极层阵列中每列的外围由内至外依次设置低k介质层、高k介质层和第二电极层。本发明通过在第一电极层阵列中设置沟槽，使得形成忆阻器阵列，每个忆阻器由横向依次分布的第一电极、低k介质层、高k介质层和第二电极组成，大大增加了忆阻器的存储密度，同时解决了阵列中漏电流问题，适宜商业上推广应用。

技术领域

本发明属于微电子技术领域，更具体地，涉及一种自整流忆阻器阵列及其制备方法和应用。

背景技术

忆阻器作为一种新型器件，具有高集成密度、低功耗、低工艺复杂度和多值计算潜力等方面的优势。但是在三维集成阵列中，漏电流的问题使得忆阻器阵列仍然面临巨大挑战。

为解决阵列中漏电流问题，现有技术目前提出了两种方案，一种是忆阻器外部串联非线性整流器件来抑制漏电流，如1T1R、1S1R和1D1R等；还有一种是制备自身具有抑制漏电流效应的忆阻器，如自整流忆阻器等。外部串联整流器件提升了工艺成本，并且降低了集成密度，从而设计制备一种抑制漏电流效应的自整流忆阻器是实现高密度存储自整流忆阻器的关键。

高密度存储的需求使得存储器阵列从二维向三维发展，但是三维集成阵列中的漏电流问题，使得很多器件方案都不适用，使用自整流忆阻器来实现高密度三维阵列是迫切重要的。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种自整流忆阻器阵列及其制备方法和应用，很好地抑制了漏电流效应，且大大增加了忆阻器的存储密度。

为实现上述目的，本发明提供了一种自整流忆阻器阵列，其包括垂直堆叠于衬底上的第一电极层阵列，所述第一电极层阵列中每个第一电极层上设置有绝缘层；所述第一电极层阵列中每列的中间开设有沟槽，所述沟槽两侧设置有绝缘层；所述第一电极层阵列中每列的外围由内至外依次设置低k介质层、高k介质层和第二电极层。

优选地，所述第二电极层的数量为多个且沿垂直于所述第一电极层阵列的方向间隔设置。

优选地，所述第一电极层的材料为功函数小于或等于4.5eV的金属单质和导电金属化合物中的一种或多种。

进一步优选地，所述第二电极层的材料为功函数大于4.5eV的金属单质、Si单质、掺杂Si的金属单质和导电金属化合物中的一种或多种。

优选地，所述低k介质层的材料为TaO_x、TiO_x、HfO_x、NbO_x、ZrO_x、WO_x、YO_x、ZnO_x、CuO、TbO_x、VO_x、YbO_x、SiO_x、AlN、SiN_x、LiFeO_x和LiTaO_x中的一种或多种。

优选地，所述高k介质层的材料为具有完全化学计量比或者接近完全化学计量比的最高价态的金属氧化物。

进一步优选地，所述高k介质层的材料为HfO₂、Al₂O₃、Ta₂O₅、YO₃、ZnO、NbO₂、ZrO₂和SiO₂中的一种或多种。

按照本发明的另一方面，提供了一种自整流忆阻器阵列的制备方法，其包括如下步骤：