[发明专利]可保持占空比的可编程互连通道结构及FPGA芯片

说明书

本发明涉及一种可保持占空比的可编程互连通道结构及FPGA芯片，其中，互连通道结构包括多个多选一数据选择器，各所述多选一数据选择器均连接有一反相器，所述反相器的输入端与所述数据选择器的输出端相连接，各所述反相器的输出端通过一信号总线相互连接形成以输出接口，各所述多选一数据选择器的各输入端同时连接于一信号输入端口，所述输出接口用于与下一组互连通道结构的信号输入端口相连接本发明能够有效的抑制信号在进行多级通道传输时产生占空比畸变，同时还能够提高可编程逻辑电路的总体时序新能。

技术领域

本发明涉及数据集成电路技术领域，特别涉及一种可保持占空比的可编程互连通道结构及FPGA芯片。

背景技术

现场可编程门阵列（FPGA，Field Programmable Gate Array）是由可配置逻辑块组成的，通过不同配置数据对可配置逻辑块及互连资源进行配置以实现特定逻辑功能的数字集成电路，其主要由三个基本的组件构成：可编程逻辑块（CLB）、输入输出单元（IOB）和可编程互连网络（PI）。

目前典型的高密度可编程器件中存在大量的可编程互连通道，其用于逻辑资源之间的信息交换，随着工艺水平的提高和可编程器件逻辑资源规模的扩大，互连通道的传输性能对器件整体性能的影响越来越大，互连通道的传输性能参数主要包括两点：延时和畸变，其中畸变是衡量互连通道对信号上升下降时间及占空比的保持能力，较长的上升下降时间意味着信号物理带宽较低，不利于窄脉冲信号的传输，占空比畸变表示通道对于不同沿的传输延时不同，一方面会直接转化为延时影响时序性能，另一方面，进行长距离信号传输时，该畸变会随着通道数量的增加积累，导致数据宽度发生较大变化，引起总体性能下降或者逻辑功能出错。

FPGA作为一种典型的可编程器件，在电子系统中被广泛应用。图1为FPGA中广泛使用的孤岛型互连通道结构的示意图，图中所示的连线即为互连通道，具体的互连通道结构的电路模块结构如图2所示，每组互连通道包括多个多选一MUX，各个MUX的输入端具有相关性，MUX的输出作为下一组互连通道的输入或者可编程逻辑块的输入。由于FPGA中存在大量的互连通道，为了减小互连通道的面积开销，互连通道中的MUX一般采用如图3所示的矩阵式选择结构实现，为了减小面积，矩阵选通管大多采用N型MOS管单管结构，因为一般工艺下，N型MOS管比P型MOS管面积开销小；该电路结构优点在于：电路简单、MOS管数量少、面积代价低；而缺点在于：由于MUX采用单管选通，需要加入MP0管进行电平恢复，P型MOS管作为导通管时则需要N型MOS管进行电平恢复，MP0与所跨接的反相器形成了局部正反馈结构，该结构使得MUX的输出占空比发生畸变，具体表现为当采用P型MOS管进行电平恢复时，占空比增大，当采用N型MOS管进行电平恢复时，占空比减小，为了保持时序参数一致，FPGA通道具有相似性，当信号经过多个互连通道时，信号占空比发生明显畸变，影响电路性能，如图4所示，图4为信号经过4级传统互连通道结构（P型MOS管进行电平恢复）时的仿真结果，由此可以看出输出信号占空比畸变明显。

发明内容

为解决上述技术问题，本发明提供了一种可保持占空比的可编程互连通道结构及FPGA芯片，具有可有效抑制占空比畸变的优点。

为达到上述目的，本发明的技术方案如下：

一种可保持占空比的可编程互连通道结构，包括多个多选一数据选择器，各所述多选一数据选择器均连接有一反相器，所述反相器的输入端与所述数据选择器的输出端相连接，各所述反相器的输出端通过一信号总线相互连接形成以输出接口，各所述多选一数据选择器的各输入端同时连接于一信号输入端口，所述输出接口用于与下一组互连通道结构的信号输入端口相连接。

作为本发明的一种优选方案，所述数据选择器选用矩阵式选择结构。

作为本发明的一种优选方案，所述矩阵式选择结构中的矩阵选通管采用N型MOS管或者P型MOS管。