[发明专利]应用于电容三段式逐次逼近型模数转换器的数字校准方法

说明书

本发明公开了一种应用于电容三段式逐次逼近型模数转换器的数字校准方法，属于模拟集成电路领域。所述模数转换器包括栅压自举开关、数模转换模块DAC、比较器、SAR逻辑单元以及数字校准模块。该校准方法是基于线性系统的可叠加性原理，利用SAR ADC对相同的模拟信号量化两次，这两次量化分别加入大小相同极性相反的扰动失调电压±Δ_a，并在输出端产生两个N位待处理的数字码D⁺、D^‑，计算出其各位权重和(d⁺、d^‑)做差，再减去扰动的数字域映射量±Δ_d，最后经LMS算法迭代出理想权重。本发明在维持线性度不变的前提下，通过校准电容三段式模数转换器的失配，有效提升模数转换器的有效位数。

技术领域

本发明涉及一种可应用于电容三段式逐次逼近型模数转换器的数字校准方法，该电路在维持线性度不变的前提下，通过校准电容三段式模数转换器的失配，有效提升模数转换器的有效位数。

背景技术

模数转换器(Analog to Digital Converter，ADC)作为连接模拟信号和数字信号的桥梁，广泛应用于各种电子领域中。目前ADC应用较为广泛的类型主要有快闪型(Flash)、∑-Δ型(Sigma-Delta)和流水线型(Pipelined)、逐次逼近型(Successive ApproximationRegister,SAR)等。

随着5G时代的到来，低功耗模数转换器的需求日益迫切，同时对其精度的要求越来越高。SAR ADC能够较好的满足低功耗、中高精度的应用要求。电容式SAR ADC中的核心单元为数模转换(DAC),多采用分段电容阵列结构，并利用电荷重分配实现数模转换功能。受制于工艺控制，电容失配将带来SAR ADC精度的严重退化，限制了有效位数以及线性度的提高。为了提高ADC的精度，必须对这种由于工艺偏差带来的失配进行校准，使设计的ADC性能能够突破工艺的限制。

发明内容

技术问题：本发明旨在针对高转换位数ADC有效量化位数退化严重的问题，提出一种应用于电容三段式逐次逼近型模数转换器的数字校准方法，基于线性叠加原理，在输入段注入扰动信号，对失配进行校准。本发明可以在不增加芯片面积和功耗以及维持线性度不变的前提下，校准电容三段式模数转换器失配产生的误差，提升有效位数。

技术方案：为实现上述目的，本发明的一种应用于电容三段式逐次逼近型模数转换器的数字校准方法采用以下步骤：

步骤一.基于线性系统叠加原理，在模数转换器ADC的采样开关输入端，以小电容的方式添加扰动信号±Δ_a，关系式为Q(V_IN±Δ_a)＝Q(V_IN)±Q(Δ_a)；

步骤二.将添加扰动的模拟量映射到数字域，SARADC通过二进制搜索算法将模拟信号转换为对应的数字码，输出两个N位的待处理数字码D⁺和D^-，具有相同的权重W＝{w_i}(i＝0,...,N-1)；比较器通过比较电容阵列输出端的差分电压，逐次得出每一位对应的数字码，并确定开关受控状态；

步骤三.校准系统根据计算出d⁺和d^-；其中d⁺和d^-为D⁺和D^-的权重和，b_i,±为N位待处理数字码的每一位值，w_i为每一位权重值；