[发明专利]双芯片的串行通信方法和具有双芯片的系统

说明书

本申请涉及一种双芯片的串行通信方法和具有双芯片的系统。其中，该方法包括：第一芯片获取第一数据、第二数据中在当前周期内未被成功发送给第二芯片的至少一组子数据以及子数据的组号；第一芯片将第一数据、子数据以及子数据的组号携带在一帧串行数据帧中发送给第二芯片；在当前周期内还有未被成功发送给第二芯片的子数据的情况下，进行下一个串行数据帧的发送，直至当前周期内所有子数据都发送完毕。通过本申请，实现了双芯片之间大量数据的高速通信。

技术领域

本申请涉及串行通信的领域，尤其是涉及一种双芯片的串行通信方法和具有双芯片的系统。

背景技术

随着变频器电气设计的完善和用户功能的增加，越来越多的变频器采用双芯片方案，以通过不同的芯片分别负责变频器的逻辑控制和驱动控制。

双芯片方案必然涉及到芯片之间的通信问题，尤其在变频器中一些数据需要从其中一个芯片实时地反馈给另一个芯片，这就对数据交互的速度提出了高的要求。相关技术中提出了一种变频器双控制芯片系统的数据传输方法，在该方案中，主CPU和从CPU之间每包数据传输8个字节，其中6个字节为固定的数据内容，因此，该方案仅能够实现固定数个字节的数据内容的高速传输。然而，在变频器场景或者类似的场景下，双芯片之间需要在短时间内完成交互的数据可能有上百字节，采用上述的方案无法实现上百字节的数据的实时通信。对于双芯片之间如何实现大量数据的高速通信尚未提出有效的解决方案。

发明内容

本申请提供一种双芯片的串行通信方法和具有双芯片的系统，以解决双芯片之间无法实现大量数据的高速通信的问题。

第一方面，本申请实施例提供了一种双芯片的串行通信方法，包括：

步骤1，第一芯片获取第一数据、第二数据中在当前周期内未被成功发送给第二芯片的至少一组子数据以及所述子数据的组号，其中，所述第一芯片的内存区域包括第一内存区域和第二内存区域，第一内存区域用于存放所述第一数据，所述第二内存区域用于存放所述第二数据，所述第二数据包括多组子数据，每一组子数据具有一个组号；

步骤2，所述第一芯片将所述第一数据、所述子数据以及所述子数据的组号携带在一帧串行数据帧中发送给所述第二芯片；

步骤3，在当前周期内还有未被成功发送给所述第二芯片的所述子数据的情况下，跳转至步骤1，否则结束当前周期的串行数据帧的发送。

在其中的一些实施例中，在所述步骤2之后，所述方法还包括：

所述第一芯片接收所述第二芯片的响应信息，并根据所述响应信息判断所述子数据是否成功发送给所述第二芯片。

在其中的一些实施例中，所述第二芯片的响应信息中携带有所述第二芯片成功接收到的最后至少一组子数据的组号。

在其中的一些实施例中，所述第一数据和所述第二数据均具有固定的变量名，在所述第一芯片发送给所述第二芯片的串行数据帧中不携带所述第一数据和所述第二数据的内存地址。

在其中的一些实施例中，所述方法还包括：

所述第一芯片判断所述第二内存区域内存放的目标子数据是否存在变更，其中，所述目标子数据包括所述组号满足预设条件的一组或者多组子数据；

在所述目标子数据存在变更的情况下，所述第一芯片中断将要发送的下一个串行数据帧，并将所述第一数据、所述目标子数据以及所述目标子数据的组号携带在下一个串行数据帧中发送给所述第二芯片。

在其中的一些实施例中，在所述目标子数据存在变更的情况下，所述第一芯片中断将要发送的下一个串行数据帧，并将所述第一数据、所述目标子数据以及所述目标子数据的组号携带在下一个串行数据帧中发送给所述第二芯片包括：