[发明专利]一种多口存储设备、读写方法、装置

说明书

本发明公开了一种多口存储设备、读写方法、装置，所述设备，包括：N+1组存储器组、写操作控制单元、读操作控制单元和存储映射表；每组存储器组包括：CEILING(M/2)个伪双口两读存储器；所述M为读端口的数量；所述N为写端口的数量；所述CEILING表示向上取整；所述伪双口两读存储器，用于执行读操作、写操作、读写操作中的至少一种；所述存储映射表，用于根据写操作对应写入数据的存储信息，记录数据和存储地址之间的存储映射关系；所述写操作控制单元，用于对针对伪双口两读存储器的写操作进行控制管理；所述读操作控制单元，用于对针对伪双口两读存储器的读操作进行控制管理。

技术领域

本发明涉及芯片设计技术，尤其涉及一种多口存储设备、读写方法、装置。

背景技术

在ASIC(Application Specific Integrated Circuit，专用集成电路)设计中，常用到存储器，如SRAM(Static Random Access Memory，静态随机存储器)，eDRAM(EnhancedDynamic Random Access Memory，增强动态随机存取存储器)等，而对于有些领域的专用芯片，如网络交换领域，存储器的总面积要达到甚至超过芯片总面积的一半，可见存储器的设计优劣对于芯片的总面积有着举足轻重的影响。根据访问端口的不同，存储器可分为单口存储器，伪双口/双口存储器以及多口存储器。对于多口存储器，当其容量很小时，可直接由寄存器单元实现，但当容量很大时，仍采用寄存器实现会导致一系列问题，比如面积和功耗很大，逻辑单元数量特别多以及有严重的绕线拥塞等，最后导致实现结果难以达到预期指标或根本无法实现。对于大容量多口存储器，另一种实现方式是通过伪双口静态存储器实现，采用伪双口存储器实现可以有效减小面积，功耗，大幅减小逻辑单元数量以及绕线拥塞度，从而使得多口存储器的设计最后达到预期的指标要求。

现有技术提供的方案中，使用的伪双口存储器单元太多，导致实现出来多口存储器面积大，功耗高。

发明内容

为解决现有存在的技术问题，本发明实施例提供一种多口存储设备、读写方法、装置。

本发明的技术方案是这样实现的：

本发明实施例提供了一种多口存储设备，所述设备，包括：N+1组存储器组、写操作控制单元、读操作控制单元和存储映射表；每组存储器组包括：CEILING(M/2)个伪双口两读存储器；所述M为读端口的数量；所述N为写端口的数量；所述CEILING表示向上取整；

所述伪双口两读存储器，用于执行读操作、写操作、读写操作中的至少一种；

所述存储映射表，用于根据写操作对应写入数据的存储信息，记录数据和存储地址之间的存储映射关系；

所述写操作控制单元，用于对针对伪双口两读存储器的写操作进行控制管理；

所述读操作控制单元，用于对针对伪双口两读存储器的读操作进行控制管理。

上述方案中，所述伪双口两读存储器具有第一端口和第二端口；所述第一端口为读端口；所述第二端口为读端口或写端口。

上述方案中，所述存储映射表的容量为W*(CEILING(LOG₂(CEILING(M/2)*(N+1)-1)))比特；

其中，所述W为单个伪双口两读存储器的深度。

本发明实施例提供了一种多口存储设备的读写方法，应用于以上任一项所述的多口存储设备；所述方法包括：

接收目标操作；所述目标操作包括以下至少之一：写操作、读操作、读写操作；

根据所述存储映射表确定执行所述目标操作的伪双口两读存储器；

通过确定的伪双口两读存储器执行目标操作。