[发明专利]半导体器件及其制造方法

说明书

公开了半导体器件及其制造方法。所述半导体器件包括：第一有源图案和第二有源图案；包括第一半导体图案的第一沟道图案；包括第二半导体图案的第二沟道图案；第一沟道图案和第二沟道图案上的栅电极；以及栅电极与第一沟道图案和第二沟道图案之间的栅介电层。所述栅电极包括：第一半导体图案之间的第一内栅电极；第二半导体图案之间的第二内栅电极；以及第一半导体图案和第二半导体图案外部的外栅电极。所述第一内栅电极和所述第二内栅电极在最上方第一半导体图案和最上方第二半导体图案的底表面上。所述外栅电极在所述最上方第一半导体图案和所述最上方第二半导体图案的顶表面和侧壁上。所述第一内栅电极和所述第二内栅电极具有不同的功函数。

相关申请的交叉引用

本申请要求于2021年2月10日向韩国知识产权局递交的韩国专利申请号10-2021-0018999的优先权，其公开内容由此通过引用全部并入本文。

技术领域

本发明构思涉及半导体器件及其制造方法，更具体地，涉及包括场效应晶体管的半导体器件及其制造方法。

背景技术

半导体器件包括含金属氧化物半导体场效应晶体管(MOSFET)的集成电路。随着半导体器件的尺寸和设计规则逐渐减小，MOSFET的尺寸也逐渐地缩小。MOSFET的缩小可以使半导体器件的工作特性变差。因此，已经进行了各种研究，以便开发具有卓越性能同时克服由半导体器件的高集成度而导致的限制的半导体器件的制造方法。

发明内容

本发明构思的一些示例实施例提供了具有增加的可靠性和改善的电气特性的半导体器件。

本发明构思的一些实施例提供了一种具有增加的可靠性和改善的电气特性的半导体器件的制造方法。

根据本发明构思的一些实施例，一种半导体器件可以包括：第一有源图案和第二有源图案，分别在衬底的PMOSFET区域和NMOSFET区域上；所述第一有源图案上的第一沟道图案，所述第一沟道图案包括多个第一半导体图案，所述多个第一半导体图案在与所述衬底的顶表面垂直的竖直方向上堆叠并彼此间隔开；所述第二有源图案上的第二沟道图案，所述第二沟道图案包括多个第二半导体图案，所述多个第二半导体图案在所述竖直方向上堆叠并彼此间隔开；所述第一沟道图案和所述第二沟道图案上的栅电极，所述栅电极在与所述衬底的顶表面平行的第一方向上纵向延伸；以及栅介电层，在所述栅电极与所述第一沟道图案和所述第二沟道图案之间。所述栅电极可以包括：第一内栅电极，所述第一内栅电极填充所述多个第一半导体图案中彼此相邻的第一半导体图案之间的第一内部区域；第二内栅电极，所述第二内栅电极填充所述多个第二半导体图案中彼此相邻的第二半导体图案之间的第二内部区域；以及外栅电极，所述外栅电极填充在所述第一半导体图案和所述第二半导体图案外部的外部区域。所述第一内栅电极可以在所述第一半导体图案中的最上方第一半导体图案的底表面上。所述外栅电极可以在所述第一半导体图案中的最上方第一半导体图案的顶表面和相对侧壁上。所述第二内栅电极可以在所述第二半导体图案中的最上方第二半导体图案的底表面上。所述外栅电极可以在所述第二半导体图案中的最上方第二半导体图案的顶表面和相对侧壁上。所述第一内栅电极的功函数可以与所述第二内栅电极的功函数不同。

根据本发明构思的一些实施例，一种半导体器件可以包括：基板；所述衬底上的器件隔离层，所述器件隔离层限定有源图案；所述有源图案上的鳍结构，所述鳍结构包括在所述有源图案上交替地堆叠的多个内栅电极和多个半导体图案，所述鳍结构从所述器件隔离层竖直向上突出；以及所述鳍结构上的外栅电极。所述外栅电极可以在所述半导体图案中的最上方半导体图案的顶表面和相对侧壁上。所述内栅电极的最上方内栅电极可以在所述半导体图案中的最上方半导体图案的底表面上。所述内栅电极中的最上方内栅电极的第一侧壁和第二侧壁可以与所述外栅电极接触。所述第一侧壁和所述第二侧壁可以彼此相对。所述内栅电极中的最上方内栅电极可以包括选自硅(Si)、铝(A1)、碳(C)和氮(N)的至少一种杂质。所述内栅电极的最上方内栅电极中的杂质浓度可以在从所述第一侧壁向所述第二侧壁延伸的方向上先减小后增大。