[发明专利]用于图像数据同步的装置、方法及图像采集系统

说明书

本公开涉及一种用于图像数据同步的装置、方法及图像采集系统。提供了一种用于图像数据同步的装置，包括：一个或多个数据缓存模块，每个数据缓存模块包括N个先入先出FIFO存储器，被配置为以像素为单位在N个FIFO存储器中写入图像数据的像素行，并且在读出使能控制信号的控制下从N个FIFO存储器中读出图像数据；FIFO读出控制模块，被配置为生成读出使能控制信号使得：在图像数据输入速率低于第一阈值的情况下，以每个读出时钟周期内读出1个FIFO存储器的方式轮询读出图像数据，以及在图像数据输入速率不低于第一阈值的情况下，以每个读出时钟周期内读出M个FIFO存储器的方式轮询读出图像数据；以及数据打包模块，被配置为打包从数据缓存模块读出的图像数据。

技术领域

本公开总体而言涉及图像数据处理领域，具体而言涉及一种用于图像数据同步的装置、方法及图像采集系统。

背景技术

图像采集系统是智能设备中不可缺少的一部分。一个完整的图像采集系统一般包括CMOS（Complementary Metal-Oxide Semiconductor，互补金属氧化物半导体）传感器、帧格式解码单元、图像预处理单元、ISP（Image Signal Processing，图像信号处理）数据处理单元、图像存储、显示等单元。

在图像预处理单元中需要对图像数据进行同步处理，从而将图像数据从诸如MIPI（Mobile Industry Processor Interface，移动产业处理器接口）之类的接口的时钟域同步到像素处理的时钟域。这里的图像数据同步的通常做法包括：先将图像数据写入行缓冲器（buffer），在像素处理时钟域读出图像数据，并将图像数据送入后级模块以进行处理。随着CMOS传感器的分辨率及帧率的不断增加、接口速率的不断提高，图像数据的行周期（即，图像的每行像素数据所对应的时间长度）变得越来越短。因此，输入到行缓冲器的图像数据的速率变得越来越高，从而可能导致行缓冲器溢出。

为了避免行缓冲器溢出，需要提高行缓冲器的读出速率或提高行缓冲器的容量。然而，高读出时钟频率可能会增加芯片后端处理电路时序收敛的难度，同时可能会增加芯片的动态功耗。

发明内容

为了解决上述问题，本公开提供了一种包括分组轮询读出的多个FIFO（FirstInput First Output，先入先出）存储器的用于图像数据同步的装置和相关方法，用于实现高速率的图像数据同步。

根据本公开的第一方面，提供了一种用于图像数据同步的装置，包括：一个或多个数据缓存模块，每个数据缓存模块包括N个先入先出FIFO存储器，被配置为以像素为单位在N个FIFO存储器中写入图像数据的像素行，并且在读出使能控制信号的控制下从所述N个FIFO存储器中读出图像数据，其中，N为不小于2的正整数；FIFO读出控制模块，所述FIFO读出控制模块被配置为：在图像数据输入速率低于第一阈值的情况下，生成读出使能控制信号使得以每个读出时钟周期内读出1个FIFO存储器的方式从所述N个FIFO存储器中轮询读出图像数据，以及在图像数据输入速率不低于所述第一阈值的情况下，生成读出使能控制信号使得以每个读出时钟周期内读出M个FIFO存储器的方式从所述N个FIFO存储器中轮询读出图像数据，其中，M为不小于2的正整数，并且M≤N；以及数据打包模块，所述数据打包模块被配置为打包从数据缓存模块读出的图像数据。

根据本公开的第二方面，提供了一种用于图像数据同步的方法，包括：以像素为单位在数据缓存模块中包括的N个先入先出FIFO存储器中写入图像数据的像素行；利用FIFO读出控制模块生成读出使能控制信号；在读出使能控制信号的控制下从所述N个FIFO存储器中读出图像数据，其中，N为不小于2的正整数；以及利用数据打包模块打包从数据缓存模块读出的图像数据；其中，从所述N个FIFO存储器中读出图像数据包括：在图像数据输入速率低于第一阈值的情况下，以每个读出时钟周期内读出1个FIFO存储器的方式从所述N个FIFO存储器中轮询读出图像数据，以及在图像数据输入速率不低于所述第一阈值的情况下，以每个读出时钟周期内读出M个FIFO存储器的方式从所述N个FIFO存储器中轮询读出图像数据，其中，M为不小于2的正整数，并且M≤N。