[发明专利]像素电路及显示面板

说明书

本发明公开了一种像素电路及显示面板，像素电路包括数据写入模块、驱动模块、发光模块、第一初始化模块和第一屏蔽模块。第一初始化模块的第一端连接初始化信号线，第一初始化模块的第二端连接发光模块的第一端，第一初始化模块包括第一多栅晶体管，第一多栅晶体管包括至少两个串联的第一子晶体管，相邻第一子晶体管通过二者之间的第一中间节点电连接，第一屏蔽模块包括至少一个第一屏蔽电容，第一屏蔽电容的第一端与第一中间节点连接。第一子晶体管的数量越多，第一初始化模块的漏电流越小，进而可以降低发光模块的第一端的电位变化。第一屏蔽电容可以稳定第一中间节点的电位，进而降低第一多栅晶体管的漏电，有利于显示均一性。

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及显示面板。

背景技术

随着显示产品的发展，伴随着对显示产品高刷新频率的需求日益增大，低灰阶显示性能在显示产品中日益重要。

目前的显示面板通常包括多个像素电路，现有显示面板在低灰阶下进行显示时，容易出现发光不均的问题，影响显示的质量。

发明内容

本发明提供一种像素电路及显示面板，以实现降低第一初始化模块的漏电，提高显示均一性，提升显示画质。

第一方面，本发明实施例提供了一种像素电路，包括：数据写入模块、驱动模块、发光模块、第一初始化模块和第一屏蔽模块；

数据写入模块用于在自身控制端所接入信号的控制下向驱动模块的控制端写入数据信号；

驱动模块和发光模块连接于第一电源线和第二电源线之间，驱动模块用于根据数据信号输出驱动信号驱动发光模块发光；

第一初始化模块的第一端连接初始化信号线，第一初始化模块的第二端连接发光模块的第一端，第一初始化模块用于在自身控制端所接入信号的控制下向发光模块的第一端写入初始化电压；第一初始化模块包括第一多栅晶体管，第一多栅晶体管包括至少两个串联的第一子晶体管，相邻第一子晶体管通过二者之间的第一中间节点电连接；

第一屏蔽模块包括至少一个第一屏蔽电容，第一屏蔽电容的第一端与至少一个中间节点连接，第一屏蔽电容的第二端接入固定电压。

可选的，第一屏蔽电容的第二端与初始化信号线电连接，或者第一屏蔽电容的第二端与第一电源线电连接。

可选的，第一多栅晶体管的有源层的线宽小于第一设定阈值；

可选的，驱动模块包括驱动晶体管，第一设定阈值等于驱动晶体管的有源层的线宽。

可选的，像素电路还包括第二初始化模块和第二屏蔽模块；

第二初始化模块的第一端连接初始化信号线，第二初始化模块的第二端连接驱动模块的控制端，第二初始化模块用于在自身控制端所接入信号的控制下向驱动模块的控制端写入初始化电压；第二初始化模块包括第二多栅晶体管，第二多栅晶体管包括至少两个串联的第二子晶体管，相邻第二子晶体管通过二者之间的第二中间节点电连接；

第二屏蔽模块包括至少一个第二屏蔽电容，第二屏蔽电容的第一端与至少一个第二中间节点连接，第二屏蔽电容的第二端接入固定电压；

可选的，第二屏蔽电容的第二端与初始化信号线电连接，或者第二屏蔽电容的第二端与第一电源线电连接；

可选的，第二多栅晶体管的有源层的线宽小于第二设定阈值；

和/或，像素电路还包括补偿模块和第三屏蔽模块，补偿模块用于在自身控制端所接入信号的控制下对驱动模块包括的驱动晶体管的阈值电压进行补偿；

补偿模块包括第三多栅晶体管，第三多栅晶体管包括至少两个串联的第三子晶体管，相邻第三子晶体管通过二者之间的第三中间节点电连接；