[发明专利]二维材料异质结浮栅存储器及其制备方法

权利要求书

1.一种二维材料异质结浮栅存储器，其特征在于，包括：

衬底，所述衬底为栅层；

绝缘层，覆盖在所述栅层上；

多个浮栅层，形成在所述绝缘层上，多个所述浮栅层中相邻两个所述浮栅层之间有间隔区域；

阻挡层，形成在所述多个浮栅层上；

沟道层，形成在所述阻挡层上，所述沟道层为二维半导体材料；

电极层，包括多个源极和多个漏极，与每个所述间隔区域对应的沟道层上设置有所述源极或所述漏极，相邻两个所述漏极之间设置有一个所述源极；

其中，每个所述浮栅层包括允许存储电子和释放电子的允许状态，以及禁止存储电子和释放电子的禁止状态；

在向栅层施加储存偏压的情况下，所述沟道层的电子隧穿进入所述处于允许状态的浮栅层，实现所述处于允许状态的浮栅层存储电子；

在向栅层施加释放偏压的情况下，所述处于允许状态的浮栅层存储的电子隧穿回到所述沟道层，实现所述处于允许状态的浮栅层释放电子。

2.根据权利要求1所述的浮栅存储器，其特征在于，在多个所述浮栅层中的一个浮栅层接地的情况下，所述一个浮栅层处于禁止状态。

3.根据权利要求1所述的浮栅存储器，其特征在于，所述多个浮栅层中的各个浮栅层的宽度不相等。

4.根据权利要求3所述的浮栅存储器，其特征在于，所述多个浮栅层中的各个浮栅层在预设方向的宽度依次减小。

5.根据权利要求1所述的浮栅存储器，其特征在于，所述浮栅层为二维材料；

所述阻挡层为二维材料。

6.根据权利要求1所述的浮栅存储器，其特征在于，所述浮栅层包括以下之一：MoS₂、多层石墨烯(MLG)、MoTe₂；

所述浮栅层的厚度为1～10nm；

优选地，所述绝缘层包括以下之一：SiO₂、SiN_x、Al₂O₃、HfO₂、AlN；

所述绝缘层的厚度为300nm～1μm。

7.根据权利要求1所述的浮栅存储器，其特征在于，所述阻挡层包括以下之一：六方晶格氮化硼(h-BN)、HfO₂、Al₂O₃；

所述阻挡层的厚度为5～20nm。

8.根据权利要求1所述的浮栅存储器，其特征在于，所述沟道层为开关比大于10³的二维半导体材料；

所述沟道层包括以下之一：WSe₂、MoS₂、MoTe₂、WS₂、黑磷(BP)；

所述沟道层的厚度为1～20nm。

9.根据权利要求1所述的浮栅存储器，其特征在于，所述栅层的开启电压与所述阻挡层的厚度正相关，其中，所述开启电压为所述沟道层的开关比大于10³时对所述栅层施加的最小电压。

10.一种如权利要求1～9中任一项所述的浮栅存储器的制备方法，其特征在于，包括：

提供一栅层；

在所述栅层上覆盖绝缘层；

采用CVD生长或机械解离的方法在所述绝缘层上形成整块浮栅层，采用电子束曝光及反应离子刻蚀将所述整块浮栅层分解为多个浮栅层；

采用机械剥离的方法将阻挡层覆盖在所述多个浮栅层上；

采用机械剥离的方法将沟道层覆盖在所述阻挡层上；

采用电子束曝光及电子束蒸发镀膜的方法在所述沟道层上形成电极层得到浮栅存储器。