[发明专利]半导体封装结构及导电TIV通孔的制备方法

说明书

本发明提供一种半导体封装结构及导电TIV通孔的制备方法，导电TIV通孔的制备方法包括：提供半导体结构，形成第一金属柱、第一封装层、介质层、第二金属柱、第二封装层直至形成预设高度的金属柱。通过导电TIV通孔垂直堆叠的方法制备不同高度的金属柱；在每两个封装层之间添加介质层，提高封装层之间的结合力，从而防止封装层在后续工序中的脱落，满足在高密度的电路需求下，使多个芯片互相连通；与现有技术中WB技术制作的高金属柱相比，导电TIV通孔垂直堆叠的高金属柱可以减少位置偏移，提高金属柱的可靠性，减少镀金工艺，降低成本。

技术领域

本发明涉及一种半导体先进封装技术领域，特别是涉及一种半导体封装结构及导电TIV通孔的制备方法。

背景技术

随着封装技术的发展，在现在更高密度的电路需求下，越来越多的芯片被封装在一起，芯片之间的互连通常是通过高金属柱进行的，铜金属由于自身的导电性佳和低成本，被广泛作为高金属柱的原材料。传统的方法很难使铜柱的长度大于200μm，而一些特殊的封装要求铜柱的高度很高，例如大于1000μm，因此制作高铜柱是一个新的封装挑战。

封装天线(Antenna in Package，AiP)是基于封装材料与工艺，将天线与芯片集成在封装内，实现系统级无线功能的一门技术。目前，AiP往往采用引线键合法(WireBonding，WB)制作高金属柱，通常是在半导体结构上表面渡一层金层，在金层上表面引金属线作为金属柱，而后覆盖封装层，成型研磨后在封装层上表面形成天线层，但WB技术制作高金属柱存在镀金成本高、可靠性差、成品率低等缺点。

鉴于以上，有必要提供一种半导体封装结构及导电TIV(Through InterposerVia)通孔的制备方法，来实现通过高金属柱使多个芯片的互相连通，以解决现有技术中WB制作高金属柱存在镀金成本高、可靠性差、成品率低等缺点的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体封装结构及导电TIV通孔的制备方法，用于解决现有技术中WB制作高金属柱存在镀金成本高、可靠性差、成品率低等缺点的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体封装结构及导电TIV通孔的制备方法，所述导电TIV通孔的制备方法包括如下步骤：

S1：提供半导体结构；

S2：于所述半导体结构上形成具有第一TIV的光阻层，接着于所述第一TIV中填充金属，形成第一金属柱，然后去除所述光阻层；

S3：于所述半导体结构上形成第一封装层，以将所述第一金属柱塑封且显露所述第一金属柱的顶面；

S4：于所述第一封装层上形成具有第二TIV的介质层，接着于所述第二TIV中填充金属，并使该金属的高度大于所述第二TIV的深度，形成第二金属柱；

S5：于所述介质层上形成第二封装层，以将所述第二金属柱塑封且显露所述第二金属柱的顶面；

S6：当所述第一金属柱与所述第二金属柱的高度和小于预设高度的金属柱时，重复步骤S4至S5至少一次，直至形成预设高度的所述金属柱。

可选地，所述第一金属柱、所述第二金属柱及所述金属柱均为铜柱。

可选地，形成所述第一金属柱、所述第二金属柱及所述金属柱的方法为化学镀法或电镀法。

可选地，所述第一金属柱、所述第二金属柱及所述金属柱径向尺寸介于50μm-200μm之间，高度小于200μm。

可选地，采用湿法腐蚀工艺去除所述光阻层，湿法腐蚀溶液为包括含有二甲亚砜、乙二醇、N-甲基-2-吡咯烷酮及四甲基氢氧化铵成分的去胶液。

可选地，所述第二TIV的垂直位置和径向尺寸大小与所述第一TIV相同。