[发明专利]一种模数转换器增益校准方法、电路以及设备

说明书

本发明提供一种模数转换器增益校准方法、电路以及设备，利用额外的数字电路测得残差放大器的实际增益并通过片外校准的方式对数字转换码进行补偿，以消除由残差放大器增益有限引起的放大误差，最终提升整体模数转换器的转换精度。同时，在该模数转换器增益校准方法种，通过放大器放大后的信号不再进入下一子级而是返回输入到前置的采样保持电路，也就是说采样保持电路既能够对输入信号做采样，也能够对转换过程中放大后的信号做采样，从而实现了硬件上的复用，并使得整体系统中待校准的残差放大器有且仅有一个，这也致使在整个转换过程中放大器的增益能够保持不变，同时避免了多个运放增益校准上的不充分、不彻底的问题，从而更有利于增益校准技术的设计。

技术领域

本发明涉及电子技术领域，具体涉及一种模数转换器增益校准方法、电路以及设备。

背景技术

模数转换器(Analog-to-DigitalConverter，ADC)作为模拟世界与数字世界的接口，用于将真实世界产生的模拟信号(如温度、压力、声音、指纹或者图像等)转换为更容易处理的数字信号，一直是学术界与工业界研究的热点。而流水线型模数转换器(PipelineADC)因其较高的采样精度与相对快的采样速率等特点得到了广泛的应用。

其主要结构包括前端的采样保持电路(SampleandHoldCircuits)、N比特低精度子级模数转换器(N-bitSADC)、N比特数模转换器(N-bit DAC)、残差放大器以及加权累加器与部分数字逻辑构成，共有M级，每一级电路提供一定数目的分辨率。输入的模拟信号经过前置的采样保持电路采样，并维持采样值直至下一次采样信号的到来。被采样的信号通过第一子级ADC量化得到低精度的数字转换码D₁，该数字转换码D₁同时通过N比特的数模转换器生成量化后的模拟信号，并在原信号上作差得到量化残差信号。随后，量化残差信号通过残差放大器放大2^N-1倍(留有1bit冗余)作为下一子级的输入信号，每一级所得到的数字转换码D_i通过加权累加器最终形成转换结果的数字输出码，其具体数值满足：

其中，V_dout为整个ADC的输出电压，V_ref为系统的参考电压。

流水线架构模数转换器将高比特位数的总精度要求分散到各子级模数转换器上，降低了电路对于子级系统精度的要求，因此这样的架构在较高分辨率高速模数转换器中非常高效。

而运算放大器(用于残差放大的运算放大器称为残差放大器)作为每一流水线子级的核心模块，其性能包括开环增益、失调电压、噪声、建立时间等都对子级的输出有着巨大影响，因而会影响到整体ADC的性能。其中，运算放大器的增益直接会限制ADC的精度，而运算放大器的建立时间会限制ADC的转换速度。当运放的开环增益过低时，使得实际放大倍数G小于理论放大倍数(在本设计中为2^N-1)，导致最终ADC系统的输出电压较理论值之间存在一定的偏差，破坏整体系统的精度。

现有技术一，利用多级结构以提升运算放大器的开环增益，从而降低残差放大的误差。以17bit的精度要求而言，残差放大器的开环增益要求至少为104dB。但是现有技术一由于多级结构引入额外的旁路，增加了旁路电流。并且，由于多级运算放大器存在多个极点，在不丢失瞬态特性的前提下，多级运放为保证系统稳定性需要额外的功耗。因此技术额外消耗了大量的功耗。