[发明专利]一种基于改进型查找表结构的可编程逻辑块

权利要求书

1.一种基于改进型查找表结构的可编程逻辑块，其特征在于，所述可编程逻辑块的每个基本逻辑单元包含两个完全相同相互独立的PLML，拥有独立的输入输出以及进位链结构和移位寄存链结构；

每个PLML包括LUT模块、逻辑运算模块、触发器模块、多路选择器模块和移位寄存模块；多路选择器模块包括9个2:1MUX和11个多选一MUX；

LUT模块包括相互独立的1个改进型五输入查找表(改进型5-LUT)，1个改进型六输入查找表(改进型6-LUT)，2个四输入查找表(改进型4-LUT)，每个LUT包含两路输出；

逻辑运算模块包括4个独立的2输入加法器/减法器Adder1～4，每个加法器/减法器有1路进位输入端、2路加法器/减法器输入端、1路加法器/减法器运算和输出端，1路进位输出端；

2路加法器输入端来自2个LUT，4路加法器输出端口分别为SUM1～4和CY1～4，每一路加法器的SUM和CY通过两个不同的寄存器同时输出；

4个加法器/减法器级联成一个多位加法器，级联输入信号为Carry_in或0/1，级联输出信号为Carry_out；

触发器模块包括4个触发器，包括输入端D、输出端Q、时钟控制端CLK、使能端EN、置位复位端SR、初始化信号端INIT，输入端D为LUT的输出、加法器运算和输出端、进位输出端、上一级触发器输出端通过多路选择器的选通，实现触发器复用模式；

基本逻辑单元有2条相互独立的移位寄存链，每个PLML有一条移位寄存链，可以实现最高4bit移位寄存器；

每个PLML通过内部同种或不同种资源组合，充分调用整个PLML的LUT、加法器和MUX，实现更加复杂的LUT功能，时序逻辑功能、逻辑运算功能、多路选择器功能和移位寄存功能。

2.根据权利要求1所述的基于改进型查找表结构的可编程逻辑块，其特征在于，

改进型4-LUT包括配置存储器、4个4:1MUX、5个2:1MUX，形成2路输出；其中，第一第二4:1MUX的输出作为同一2:1MUX的2路输入，第三第四4:1MUX的输出作为另一2:1MUX的2路输入，经此2:1MUX得到一路输出信号；两个2:1MUX的输出又进入同一2:1MUX的2路输入，选通得到另一路输出信号；并通过对最后两级LUT的地址线进行复用选择，可以配置出两个独立的LUT；

改进型5-LUT包括配置存储器、4个8:1MUX、5个2:1MUX，形成2路输出；其中，第一第二8:1MUX的输出作为同一2:1MUX的2路输入，第三第四8:1MUX的输出作为另一2:1MUX的2路输入，经此2:1MUX得到一路输出信号；两个2:1MUX的输出又进入同一2:1MUX的2路输入，选通得到另一路输出信号；并通过对最后两级LUT的地址线进行复用选择，可以配置出两个独立的LUT；

改进型6-LUT包括配置存储器、4个16:1MUX、5个2:1MUX，形成2路输出；其中，第一第二16:1MUX的输出作为同一2:1MUX的2路输入，第三第四16:1MUX的输出作为另一2:1MUX的2路输入，经此2:1MUX得到一路输出信号；两个2:1MUX的输出又进入同一2:1MUX的2路输入，选通得到另一路输出信号；并通过对最后两级LUT的地址线进行复用选择，可以配置出两个独立的LUT。

3.根据权利要求1所述的基于改进型查找表结构的可编程逻辑块，其特征在于，可实现的LUT寄存输出功能模式包括：

1个独立的6-LUT，1个独立的5-LUT，2个独立的4-LUT的寄存输出；

地址线高2位独立的5-LUT 2个，4-LUT共2个，3-LUT共4个的寄存输出；

两个独立的6-LUT的寄存输出；

两个有公共输入端的6-LUT；两个独立的5-LUT，1个独立的6-LUT的寄存输出；

两个有公共输入端的5-LUT，1个独立的6-LUT的寄存输出；

一个完整的7-LUT的寄存输出。

4.根据权利要求1所述的基于改进型查找表结构的可编程逻辑块，其特征在于，可实现的时序逻辑功能模式包括：

LUT各种组合模式的组合逻辑结果的寄存输出；4个加法器结果的寄存输出；多种位宽多路选择器的寄存输出。