[发明专利]屏蔽栅沟槽型半导体器件的制造方法

说明书

本发明公开了一种屏蔽栅沟槽型半导体器件的制造方法，包括：步骤一、形成多个沟槽，源引出沟槽的宽度定义为满足如下关系式：CD_L＞CD_CT+2*T_poly+OVL_CT；栅沟槽的宽度满足如下关系式：CD_C＜2*T_poly；步骤二、形成底部介质层和源极多晶硅；步骤三、同时在各沟槽中形成多晶硅间氧化层；步骤四、形成栅介质层；步骤五、进行多晶硅淀积形成第二多晶硅层；步骤六、对第二多晶硅层进行回刻，由回刻后填充于栅沟槽中的第二多晶硅层组成多晶硅栅，源引出沟槽的侧面也保留有剩余的第二多晶硅层。步骤七、进行金属下介质层生长；步骤八、刻蚀形成接触孔的开口并填充金属。本发明能减少形成IPO的掩模版，从而能降低工艺成本。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种屏蔽栅沟槽型(SGT)半导体器件的制造方法。

背景技术

SGT中引入源多晶硅(Source Poly)来承担电荷耦合(Charge-Coupled)结构在MOSFET中的作用，因此在器件设计上，需要增加源多晶硅引出(Source Poly Linkup)区域来引出位于栅沟槽内多晶硅栅(Gate Poly)下方的源多晶硅(Source Poly)。

在SGT的制造工艺流程中，形成Source Poly linkup结构形貌通常需要3～4层光刻，分别为Trench/(Poly1)/P-cover/Contact，这里，Trench表示沟槽光刻，Poly1表示多晶硅栅的光刻，P-cover表示多晶硅间氧化层(IPO)的光刻，Contact表示接触孔的光刻。

在某些SGT的制造工艺流程中，也可以不使用Poly1光刻的掩模版，而直接以深接触孔(deep contact)工艺来将Source Poly接出。

但P-cover掩模版是现有工艺中不可缺少的，其作用主要是为了在湿法刻蚀形成IPO的过程中保护Source Poly Linkup区域的氧化膜，避免在后续的Gate Poly淀积中在Source Poly Linkup区域残留Gate Poly，进而使原本连接源极的接触孔同时连接栅极，导致栅源短接使器件失效。

如图1所示，是现有一种屏蔽栅沟槽型半导体器件的制造方法采用的版图结构；如图2A至图2G所示，是现有一种屏蔽栅沟槽型半导体器件的制造方法各步骤中的器件结构示意图；现有一种屏蔽栅沟槽型半导体器件的制造方法包括如下步骤：

步骤一、如图2A所示，采用光刻定义加刻蚀工艺在半导体衬底上形成多个沟槽201，所述沟槽201包括多个栅沟槽以及至少一个源引出沟槽，所述栅沟槽形成于器件单元区，所述源引出沟槽位于所述器件单元区外侧，所述源引出沟槽和各所述栅沟槽相连通，所述源引出沟槽的宽度和所述栅沟槽的宽度相等。

所述半导体衬底为硅衬底。

由图1所示的版图可知，所述栅沟槽和所述源引出沟槽都为所述沟槽201的一部分。其中，区域101是由poly1的掩模版定义的区域，区域102则由P-cover掩模版定义的区域，区域102会大于区域101，在区域102中的所述沟槽201都为所述源引出沟槽。下面描述中，省略了定义区域101的poly1的掩模版和对应的光刻工艺。

步骤二、如图2A所示，形成底部介质层202和源极多晶硅203，所述底部介质层202覆盖在所述沟槽201的底部表面和所述沟槽201的底部区域的侧面，所述源极多晶硅203填充在形成有所述底部介质层202的所述沟槽201的底部区域。

通常，所述底部介质层202为氧化层。

所述源极多晶硅203采用多晶硅淀积加回刻工艺形成。