[发明专利]适用性高的芯片版图设计方法在审
申请号: | 202111241927.0 | 申请日: | 2021-10-25 |
公开(公告)号: | CN113947054A | 公开(公告)日: | 2022-01-18 |
发明(设计)人: | 程韬 | 申请(专利权)人: | 程韬 |
主分类号: | G06F30/392 | 分类号: | G06F30/392 |
代理公司: | 北京和联顺知识产权代理有限公司 11621 | 代理人: | 陈菊 |
地址: | 310000 浙江省杭*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 适用性 芯片 版图 设计 方法 | ||
1.适用性高的芯片版图设计方法,其特征在于:包括以下具体步骤:
步骤一:规格制定,首先根据客户的要求(包括芯片需要的具体功能和性能方面的要求)进行功能模块的划分;
步骤二:布局规划,功能模块划分完成后,在芯片总体上确定各种功能电路的摆放位置,在进行电路摆放位置时需要根据版图设计规则进行规划;
步骤三:布线,功能模块在芯片上的位置确定后,开始对各个功能模块中的电路结构进行设计,并对所述电路结构中线体采用对称的方式进行排布;
步骤四:元件布局设计,当上述三个步骤完成后,开始对元件进行布局设计,元件设计的具体步骤为:
S1、运行版图编辑工具,建立版图文件;
S2、在画图窗口内根据几何参数值调元器件和子单元的版图;
S3、在不同的层内进行元器件和子单元之间的连接;
S4、调用DRC(设计规则检查)程序进行设计规则检查,修改错误;
S5、调用电路提取程序提取版图对应的元件参数和电路拓扑;
S6、与分析阶段建立的电路图文件结合进行版图与电路图对照分析,即LVS(Layout-vs-Schemetic);
S7、存储版图文件,供今后修改和重用。
2.根据权利要求1所述的适用性高的芯片版图设计方法,其特征在于:所述步骤二中的版图设计规则是版图设计和工艺之间的接口,包括各层的最小宽度、层与层之间的最小间距。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于程韬,未经程韬许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111241927.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种可拆卸式电子雾化装置
- 下一篇:一种电瓶充电保护系统