[发明专利]采用谐振驱动电路的低功耗SRAM位单元

权利要求书

1.一种结构，包括：

谐振电路，用于在谐振器输出引线上提供谐振输出信号；

SRAM单元，包括第一输入引线和电源引线，所述谐振输出信号在第一电压和第二电压之间谐振，所述第一电压被所述SRAM单元解释为逻辑零，所述第二电压被所述SRAM单元解释为逻辑一；以及

第一开关，用于将所述谐振器输出引线耦接至所述第一输入引线，以在将DC电压施加到所述电源引线的同时将数据存储到所述SRAM单元中。

2.根据权利要求1所述的结构，其中所述SRAM单元还包括第二输入引线，并且所述第一开关为一组开关中的一部分，所述一组开关在所述谐振输出信号为第一电压和第二电压中的一个时将所述谐振输出信号施加到所述第一输入引线，所述一组开关将静态电压施加到所述第二输入引线，以将数据存储在所述SRAM单元中，所述静态电压为所述第一电压和第二电压中的另一个。

3.根据权利要求2所述的结构，还包括用于接收输入信号的数据输入引线，所述一组开关响应于所述输入信号为第一状态而将所述谐振输出信号提供至所述第一输入引线并将所述静态电压提供至所述第二输入引线，所述一组开关响应于所述输入信号为与所述第一状态相反的第二状态而将所述谐振输出信号提供至所述第二输入引线并将所述静态电压提供至所述第一输入引线。

4.一种方法，包括：

提供具有第一输入引线和电源引线的SRAM单元；

将来自谐振电路的谐振信号施加到所述第一输入引线，所述谐振信号在第一电压和第二电压之间谐振，所述第一电压被所述SRAM单元解释为逻辑零，所述第二电压被所述SRAM单元解释为逻辑一；

将来自所述第一输入引线的数据加载到所述SRAM单元中；以及

当所述谐振信号被施加到所述SRAM单元的第一输入引线时，将DC电压施加到所述电源引线。

5.根据权利要求4所述的方法，其中，所述SRAM单元具有第二输入引线，在所述谐振信号为第一电压和第二电压中的一个时完成所述加载，所述方法还包括在所述加载的过程中施加静态电压至所述第二输入引线，所述静态电压为所述第一电压和第二电压中的另一个。

6.根据权利要求5所述的方法，还包括：

在数据输入引线接收数据输入信号；

响应于所述数据输入信号为第一状态，将所述谐振信号施加到所述第一输入引线并将所述静态电压施加到所述第二输入引线；以及

响应于所述数据输入信号为与所述第一状态相反的第二状态，将所述谐振信号施加到所述第二输入引线并将所述静态电压施加到所述第一输入引线。

7.一种结构，包括：

数据输入引线，用于接收输入信号；

谐振电路，用于在谐振器输出引线上提供谐振输出信号；

SRAM单元，具有电源引线；

第一引线和第二引线，用于将数据提供至所述SRAM单元；

第一开关，用于响应于所述输入信号为第一状态而将所述谐振器输出引线耦接至所述第一引线，以将第一值存储在所述SRAM单元中；以及

第二开关，用于响应于所述输入信号为与所述第一状态相反的第二状态而将所述谐振器输出引线耦接至所述第二引线，以将与所述第一值相反的第二值存储在所述SRAM单元中，

其中，在所述谐振输出信号处于被所述SRAM单元解释为二进制电压的电压时，所述第一开关和所述第二开关响应于所述输入信号改变状态而改变状态，DC电压被施加到所述SRAM单元，同时所述第一值和所述第二值被存储在所述SRAM单元中。

8.根据权利要求7所述的结构，还包括第三开关，用于响应于所述输入信号为所述第二状态而将静态电压耦接至所述第一引线，以及第四开关，用于在所述输入信号为所述第一状态时将所述静态电压耦接至所述第二引线，其中在所述谐振输出信号处于所述二进制电压时，所述第一开关、第二开关、第三开关和第四开关改变状态。