[发明专利]基于GPU实现的HTJ2K图像压缩方法、装置及设备

说明书

本发明公开了基于GPU实现的HTJ2K图像压缩方法、装置及设备，并行计算量化后待压缩图像的系数矩阵的幅值、幅值符号值和幅值指数；并行计算量化后待压缩图像的系数矩阵中每个四元组的显著性参数、上下文值、预测器值、幅值指数边界值、残差、EMB参数、嵌入码流比特数和码字段；在GPU内创建第一非默认CUDA流和第二非默认CUDA流；在第一非默认CUDA流上进行MagSgn并行编码，得到MagSgn码流；在第二非默认CUDA流上进行VLC和MEL并行编码，得到VLC码流和MEL码流；在GPU内，将MagSgn码流、VLC码流和MEL码流进行并行码流组织。本发明提高了HTJ2K算法的编码吞吐率。

技术领域

本发明属于图像编码领域，具体涉及基于GPU实现的HTJ2K图像压缩方法、装置及设备。

背景技术

大数据时代图像的数据量呈指数式增长，这为图像的传输、存储和处理带来了巨大挑战。目前对图像压缩算法的要求已不仅仅是高压缩率，高吞吐率、低延迟成为了低延迟应用的更注重的要求。2019年，JPEG委员会国际标准制定工作组WG1(ISO/IEC JTC1/SC29)发布了JPEG2000国际标准系列的新标准——“高吞吐率JPEG2000”(High Throughput JPEG2000,HTJ2K)。HTJ2K算法采用FBCOT算法重新构造了块编码器，极大地降低了JPEG2000算法的复杂度，提高了编码吞吐率。

图形处理器(Graphics Processing Unit,GPU)作为一种处理图像的芯片，早期主要用于PC机、智能手机、视频游戏机等电子可视化设备。随着GPU性能的不断提升，现代GPU不单单作为图形引擎，更是高度并行的算术和可编程处理器。GPU是包含多个流多处理器(SM)的SIMD(单指令多数据)并行设备，每个SM有多个GPU内核。2007年，NVIDIA推出了一种应用于GPU的编程模型和软件环境，称为统一计算架构(Compute Unified DeviceArchitecture,CUDA)。CUDA拥有指令集架构(ISA)及GPU计算引擎，使GPU具有大规模数据的并行计算能力。

虽然基于CPU的HTJ2K算法已经实现了10倍的加速比，但仍未满足低延迟应用的需求。HTJ2K算法作为并行化的实施方案，基于CPU的并行未能实现算法本身的真正性能。

发明内容

针对现有技术中存在的问题，本发明提供了一种基于GPU实现的HTJ2K图像压缩方法、装置及设备，提高了HTJ2K算法的编码吞吐率，满足低延迟应用的需求。

为了解决上述技术问题，本发明通过以下技术方案予以实现：

一种基于GPU实现的HTJ2K图像压缩方法，包括：

获取待压缩图像的系数矩阵，并存放于GPU内存；

对所述待压缩图像的系数矩阵进行量化，并行计算量化后待压缩图像的系数矩阵的幅值、幅值符号值和幅值指数；

根据所述量化后待压缩图像的系数矩阵的幅值、幅值符号值和幅值指数，并行计算所述量化后待压缩图像的系数矩阵中每个四元组的显著性参数、上下文值、预测器值、幅值指数边界值、残差、EMB参数、嵌入码流比特数和码字段；

在GPU内创建第一非默认CUDA流和第二非默认CUDA流；

根据所述量化后待压缩图像的系数矩阵的幅值、幅值符号值和幅值指数以及所述嵌入码流比特数，在所述第一非默认CUDA流上进行MagSgn并行编码，得到MagSgn码流；

根据所述显著性参数、上下文值、预测器值、幅值指数边界值、残差、EMB参数和码字段，在所述第二非默认CUDA流上进行VLC和MEL并行编码，得到VLC码流和MEL码流；

在GPU内，将所述MagSgn码流、VLC码流和MEL码流进行并行码流组织，得到压缩后的图像。