[发明专利]垂直型逻辑器件及其制备方法

说明书

本发明提供一种垂直型逻辑器件及制备方法。器件包括半导体基底；第一电极、沟道层及第二电极，依次堆叠于半导体基底上；第一导电硅化物层及第一金属连线层，第一导电硅化物层位于半导体基底上，且与第一电极电接触，第一金属连线层位于第一导电硅化物的表面，且向第一电极的外侧延伸；栅极结构，位于沟道层的周向上，由内至外依次包括栅绝缘层、栅介质层及功函数金属层；第二导电硅化物层及第二金属连线层，依次位于第二电极的周向上，且与第二电极电接触；绝缘层，覆盖第一金属连线层、功函数金属层、第二导电硅化物层及第二金属连线层。本发明创造性地采用水平金属连接线设计以分别直接与多个器件的源、漏及栅连接，有助于提高器件性能。

技术领域

本发明涉及半导体制造技术领域，具体涉及一种垂直型逻辑器件及其制备方法。

背景技术

器件的发展受到基本物理定律的限制，传统结构器件的关键尺寸微缩越来越困难，从本世纪开始，FinFET(鳍式场效应晶体管)/GAA(环栅晶体管)/CFET(互补栅晶体管)/VFET(垂直场效应晶体管)等结构的器件被陆续发明出来。

其中VFET将器件的整体结构往垂直方向发展，器件中电流的方向从水平方向转变为垂直方向，这种器件可以在一定程度上降低单个器件的占用面积，从而提高器件整体密度。但垂直器件的金属连接线的设计是一个突出的难点。现有的垂直型器件都是在器件的垂直方向上制作金属连接线(即金属连接线自器件的垂直方向上引出)，各器件均需要独立的三根金属连接线。随着器件集成度的日益提升，金属连接线的数量急剧增加，金属线之间的间隔越来越小，极容易造成接触短路，给制造工艺带来极大的挑战。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种垂直型逻辑器件及其制备方法，用于解决现有技术中的垂直型器件都是在器件的垂直方向上制作金属连接线(即金属连接线自器件的垂直方向上引出)，各器件均需要独立的三根金属连接线，在器件集成度日益提升的过程中，金属线数量急剧增加，容易接触短路，且金属线之间的间距日益缩小，给制造工艺带来极大的困难等问题。

为实现上述目的及其他相关目的，本发明提供一种垂直型逻辑器件的制备方法，包括步骤：

提供半导体基底，于所述半导体基底上依次形成第一电极材料层、沟道材料层及第二电极材料层；

对所述第一电极材料层、沟道材料层和第二电极材料层进行刻蚀以在所述半导体基底上自下而上对应依次形成第一电极、沟道层和第二电极，第一电极为源极且第二电极为漏极，或第一电极为漏极且第二电极为源极；

形成第一绝缘层，所述第一绝缘层位于所述第一电极、沟道层和第二电极的表面，且延伸到所述半导体基底的上方；

于所述第一绝缘层中形成第一凹槽，所述第一凹槽向下贯穿所述第一绝缘层；

于所述第一凹槽中形成第一导电硅化物层；

于所述第一导电硅化物层上形成第一金属连线层，所述第一金属连线层与所述第一导电硅化物层电接触；

形成第二绝缘层，所述第二绝缘层位于所述第一金属连线层的表面；

于所述沟道层的周向上依次形成栅介质层和功函数金属层，所述功函数金属层、栅介质层和位于所述沟道层周向上的所述第一绝缘层构成栅极结构；

形成覆盖所述栅极结构的第三绝缘层；

于所述第二电极的周向上依次形成第二导电硅化物层和第二金属连线层，所述第二导电硅化物层和第二金属连接线与所述栅极结构具有间距，第二导电硅化物层与第二电极接触；

形成覆盖所述第二导电硅化物和第二金属连线层的第四绝缘层；

所述第一金属连线层、第二金属连线层和功函数金属层自水平方向向外延伸至与外部导线电连接。