[发明专利]超级结器件及其制造方法

说明书

本发明公开了一种超级结器件，器件单元区的栅极结构为沟槽栅，栅极沟槽的深度大于P型体区的结深；栅极沟槽的顶部表面和超结单元的顶部表面相平，多晶硅栅的顶部表面被回刻到低于栅极沟槽的顶部表面；源区由对多晶硅栅顶部的栅极沟槽侧面和栅极沟槽外的P型体区表面进行离子注入形成的N+掺杂区组成；位于源区底部且被多晶硅栅侧面覆盖的体区的表面用于形成沟道，通过控制多晶硅栅的顶部表面的位置控制沟道的长度并控制栅源电容。本发明还公开了一种超级结器件的制造方法。本发明能使沟道长度的调节独立于体区的深度调节，从而能通过调节沟道的长度控制器件的栅源电容，还能通过增加体区的深度来提高产品良率。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种超级结器件。本发明还涉及一种超级结器件的制造方法。

背景技术

超级结为由形成于半导体衬底中的交替排列的P型薄层也称P型柱(Pillar)和N型薄层也称N型柱组成，采用了超级结的器件为超级结器件如超级结MOSFET。利用P型薄层和N型薄层电荷平衡的体内降低表面电场(Resurf)技术能提升器件的反向击穿电压的同时又保持较小的导通电阻。

超级结的PN间隔的Pillar结构是超级结的最大特点。现有制作PN间隔的pillar结构主要有两种方法，一种是通过多次外延以及离子注入的方法获得，另一种是通过深沟槽刻蚀以及外延(EPI)填充的方式来制作。后一种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(EPI Filling)的方式在刻出的沟槽上填充P型掺杂的硅外延。

在通过深沟槽即超级结沟槽刻蚀及外延填充工艺来制作超级结时，由于受到超级结沟槽的表面附近外延层台阶如硅台阶(Step silicon)的影响，容易在靠近表面的体硅中形成缺陷，从而导致器件的漏电失效。

现有方法中，超级结器件如超级结MOSFET中会形成P型体区，且P型体区是通过在超级结的沟槽填充完成之后通过离子注入加退火推进形成，P型体区的底部为N型柱对应的N型漂移区，P型体区和N型漂移区之间会形成体二极管。通过加深P型体区的深度能将绝大部分表面缺陷排除在耗尽区之外，从而能很好的改善器件漏电。也即，如果需要将超级结的表面缺陷所带来的不利影响屏蔽，需要较深的P型体区。

超级结器件中，P型体区的表面通常用于形成沟道，具体为被栅极结构覆盖的P型体区表面用于形成沟道。由于超级结的柱状(Pillar)结构即P型柱和N型柱的制作工艺复杂，栅极结构通常放置在柱状结构的制造完成之后；而P型体区的制造工艺又会放置在栅极结构形成之后。现有的这种先形成超级结的柱状结构、再形成栅极结构以及再形成P型体区的工艺存在如下矛盾：

为了屏蔽超级结的表面缺陷的影响需要深的P型体区，但是深的P型体区需要大的热过程即热退火推进的温度会高以及时间会久；但是柱状结构形成之后，不希望由大的热过程，因为大的热过程会使柱状结构中的P型柱的杂质和N型柱的杂质互相扩散并且互相补偿使净掺杂浓度降低，并从而会导致器件性能大幅衰退。

在申请人之前一个申请号为2020100690252的专利申请中，申请人公开了通过第一P型掺杂区和第二P型掺杂区的叠加来形成P型体区，从而能在较深P型体区的深度的同时，避免体区的退火推进的热过程对超级结的性能的不利影响以及同时不影响器件的阈值电压。

但是，对应沟槽栅超级结器件，随着体区的结深的增加，沟槽栅侧面覆盖的结深的区域范围也会增加，由体区的深结所带来的寄生电容即栅源电容也会增加。栅源电容增加会使器件开关软度及EMI特性均有所提升。

但是在一些开关频率更高的场合，大的栅源电容带来大的开关损耗，会导致系统效率的下降。所以，栅源电容的大小需要根据应用场合进行调节，有些场合中，体区的结深所限定的栅源电容的大小并不能满足应用场合的要求。

发明内容