[发明专利]一种低功耗大容量CAM电路结构

权利要求书

1.一种低功耗大容量CAM电路结构，其特征在于，包括CAM阵列、搜索驱动模块、时序控制模块、编码器和若干锁存器；所述CAM阵列包括若干并行设置存储块；每个存储块内设有匹配线ML；所述搜索驱动模块的输入端连接查询数据模块的输出端，搜索驱动模块的输出端通过若干搜索线SL对应连接至若干存储块上；查询数据经若干搜索线SL对应传送至若干存储块上进行匹配对比，并通过若干存储块的匹配线ML将匹配结果对应传送至锁存器中，时序控制模块根据与存储块对应的地址范围分别在若干存储块的匹配线ML上对应设置有时序开关Sel，并在每个时钟周期下依次打开若干时序开关Sel，分别对若干存储块的匹配线ML进行查询操作，并在每个时钟周期中将匹配线ML上对应完成的匹配结果传送至对应的锁存器中进行锁存备用，锁存器的输出端连接至编码器，当所有存储块查询完毕后，在下一个时钟周期时，编码器将锁存器中的结果统一编码后产生对应的匹配地址进行输出。

2.根据权利要求1所述的一种低功耗大容量CAM电路结构，其特征在于，所述CAM阵列按照地址顺序划分若干块存储块，时序控制模块根据时钟顺序，在每个时钟周期中对其中一块存储块进行查询操作，通过分块地址在时序开关Sel上产生选择信号，实现时序控制模块对时序开关Sel的开关控制。

3.根据权利要求1所述的一种低功耗大容量CAM电路结构，其特征在于，所述存储块中的匹配线ML包括若干根，查询数据通过搜索线SL输入至对应的存储块中进行匹配比对，并通过存储块中的若干根匹配线ML输送匹配结果。

4.根据权利要求1所述的一种低功耗大容量CAM电路结构，其特征在于，在每个时钟周期中，搜索驱动模块将搜索线SL上的数据分别传输至对应的一个存储块中进行匹配对比。

5.根据权利要求1所述的一种低功耗大容量CAM电路结构，其特征在于，查询数据经若干搜索线SL对应传送至若干存储块的匹配线ML上进行匹配对比时，当查询数据中的所有位数中其中有一位或多位数据与存储块中的数据不一致时，存储块中的匹配线ML输出低电平；当查询数据中的所有位数与存储块中的全部数据匹配时，存储块中的匹配线ML输出高电平。

6.根据权利要求1所述的一种低功耗大容量CAM电路结构，其特征在于，所述匹配线ML传输的匹配结果分区锁存，在时钟周期中，将完成查询的匹配结果在对应的锁存器中进行锁存备用，当CAM阵列结构中所有存储块查询完毕后，在后续的一个时钟周期中对锁存的匹配结果在编码器中统一编码产生匹配地址。

7.根据权利要求1所述的一种低功耗大容量CAM电路结构，其特征在于，在每个时钟周期中对CAM阵列结构中的一个存储块进行查询，并将该块存储块的匹配结果通过匹配线ML输送至锁存器中进行锁存备用。

8.根据权利要求1所述的一种低功耗大容量CAM电路结构，其特征在于，所述时序控制模块通过流水控制电路实现对CAM阵列结构中的每一个存储块进行时序控制。