[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件的制造方法，其特征在于，包括：

提供一衬底，所述衬底具有自下至上依次堆叠的底部半导体层、绝缘埋层和顶部半导体层，所述顶部半导体层内形成有多个深度小于所述顶部半导体层的厚度的第一浅沟槽；

在所述第一述浅沟槽的侧壁上形成纳米线层；

以所述纳米线层为掩膜，并刻蚀所述纳米线层两侧的顶部半导体层至所述绝缘埋层的顶面，以形成多个分立的堆叠结构；

形成虚拟栅极和侧墙，所述虚拟栅极横跨在多个所述堆叠结构上并围绕所述堆叠结构的部分区域的侧壁和顶面上，所述侧墙位于所述虚拟栅极的侧壁上；

形成位于各个所述虚拟栅极两侧的堆叠结构中的源区和漏区；

去除所述虚拟栅极以在所述侧墙之间形成第一开口，并从所述第一开口中去除所述纳米线层下方的顶部半导体层，以在所述第一开口中形成悬空的纳米线沟道；

在所述第一开口中依次形成栅氧化层和金属栅极，所述栅氧化层全包围所述纳米线沟道，所述金属栅极覆盖在所述栅氧化层的表面上，且至少填满所述第一开口。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述衬底为绝缘体上硅衬底，所述底部半导体层和所述顶部半导体层的材料包括硅，所述绝缘埋层的材料包括二氧化硅；所述纳米线层的材料包括硅、锗、III-V族材料中的一种或多种所述材料的组合物。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述第一述浅沟槽的侧壁上形成纳米线层的步骤包括：

在所述顶部半导体层和所述第一沟槽的表面上外延生长纳米线层；

采用干法刻蚀工艺，选择性的去除覆盖在所述第一浅沟槽的底部上以及所述顶部半导体层顶面上的所述纳米线层。

4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述形成位于各个所述虚拟栅极两侧的堆叠结构中的源区和漏区的步骤，包括：

去除位于所述虚拟栅极两侧的部分区域的所述堆叠结构中的所述纳米线层和所述纳米线层下方的至少部分顶部半导体层，以在所述虚拟栅极两侧的堆叠结构中分别形成第二浅沟槽；

在所述第二浅沟槽中沉积应力材料层，以使所述应力材料层至少填满所述第二浅沟槽，以形成所述源区和所述漏区。

5.如权利要求4所述的半导体器件的制造方法，其特征在于，当所述半导体器件为NMOS管，所述应力材料层包括硅；当所述半导体器件为PMOS管，所述应力材料层包括硅化锗。

6.如权利要求1所述的半导体器件的制造方法，其特征在于，去除所述虚拟栅极以在所述侧墙之间形成第一开口的步骤，包括：

沉积绝缘介质层直至所述绝缘介质层将所述源区、所述漏区和所述虚拟栅极均掩蔽在内；

平坦化所述绝缘介质层，并进一步暴露出所述虚拟栅极的顶面；

采用干法刻蚀和湿法刻蚀结合工艺，去除所述虚拟栅极。

7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述第一开口中形成所述栅氧化层的步骤，包括：

对所述衬底进行湿法清洗工艺或热氧化工艺，以在所述第一开口的底部以及位于所述纳米线沟道下面的空隙的顶部和侧壁上形成第一氧化层；

通过原子层沉积工艺，在所述第一开口和所述空隙中的所述第一氧化层的表面上形成第二氧化层，以形成由所述第一氧化层和所述第二氧化层组成的所述栅氧化层。

8.如权利要求7所述的半导体器件的制造方法，其特征在于，当所述半导体器件为核心器件，所述第一氧化层的厚度为0.6nm～1nm，且所述第二氧化层的厚度为1.5nm～2nm；当所述半导体器件为输入输出器件，则所述第一氧化层的厚度为2nm～4nm，且所述第二氧化层的厚度为1.5nm～2nm。

9.一种采用权利要求1至8中任一项所述制造方法制造的半导体器件，其特征在于，包括：

衬底，所述衬底具有自下至上依次堆叠的底部半导体层、绝缘埋层和顶部半导体层，并沿平行于所述衬底表面的方向，在所述顶部半导体层内形成有多个横向排列的分立纳米板；

栅氧化层和金属栅极，所述栅氧化层全包围所述纳米线沟道，所述金属栅极覆盖在所述栅氧化层的表面上。