[发明专利]一种高速信号任意发生器

权利要求书

1.一种高速信号任意发生器，其特征在于包括：

PXIe接口，所述PXIe接口用于与服务器或上位机电连接，接收服务器或上位机下发的任意波形数据；

FPGA芯片，所述FPGA芯片与所述PXIe接口电连接，用于对所述任意波形数据进行翻译，得到翻译后波形数据；

DAC芯片，所述DAC芯片与所述FPGA芯片电连接，用于对翻译后波形数据进行数模转换，得到模拟信号；

DAC后端电路，所述DAC后端电路与所述FPGA芯片电连接，用于对模型信号进行放大滤波处理，得到处理后模拟信号；

SMA端子，所述DAC后端电路与所述SMA端子电连接，用于输出处理后模拟信号；

时钟电路，所述时钟电路的输入端与所述PXIe接口电连接，用于从PXIe接口获取两路参考时钟，并用于对两路参考时钟进行PLL锁相后，分别为所述DAC芯片和FPGA芯片提供同步时钟。

2.根据权利要求1所述的一种高速信号任意发生器，其特征在于所述时钟电路具有一个输入端和两个输出端，输入端与所述PXIe接口电连接，用于从PXIe接口获取两路参考时钟，一个输出端与所述SAM端子连接，用于为其它板卡提供参考时钟，另一个输出端与FPGA芯片电连接，用于为FPGA芯片和DAC芯片提供同步时钟。

3.根据权利要求2所述的一种高速信号任意发生器，其特征在于所述同步时钟电路包括：

时钟Buffer，所述时钟Buffer的输入端与所述PXIe芯片电连接，用于接收PXIe芯片提供的第一路参考时钟，并将第一路参考时钟以多路的形式输出；

二选一开关，所述二选一开关的输入端分别与所述PXIe芯片和所述时钟Buffer电连接，所述二选一开关的输出端与所述SMA端子电连接，用于二选一的将第一路参考时钟和第二路参考时钟中的一路参考时钟通过SMA端子提供至其它板卡；

时钟缓冲器，所述时钟缓冲器与所述时钟Buffer电连接，并与所述FPGA芯片电连接，用于为FPGA芯片提供同步时钟。

4.根据权利要求1所述的一种高速信号任意发生器，其特征在于所述DAC芯片配置有SPI接口和JESD接口，

所述SPI接口作为功能配置接口与所述FPGA芯片电连接，所述FPGA芯片通过SPI接口配置DAC芯片的功能；

所述JESD接口作为数据交互接口与所述FPGA芯片电连接，通过JESD接口所述DAC芯片与所述FPGA芯片进行高速数字交互。

5.根据权利要求1-4任一项所述的一种高速信号任意发生器，其特征在于还包括内存芯片，所述内存芯片至少一个，并均与FPGA芯片电连接。

6.根据权利要求5所述的一种高速信号任意发生器，其特征在于内存芯片为DDR4内存芯片。

7.根据权利要求1-4任一项所述的一种高速信号任意发生器，其特征在于还包括FLASH芯片，所述FLASH芯片至少一个，并均与FPGA芯片电连接。

8.根据权利要求7所述的一种高速信号任意发生器，其特征在于所述FLASH芯片为SPIFlash芯片。

9.根据权利要求1-4任一项所述的一种高速信号任意发生器，其特征在于还包括电源/管理接口，所述电源/管理接口与所述FPGA芯片电连接，用于为FPGA芯片提供电能。