[发明专利]一种基于FPGA逻辑资源延时的过采样异步通信方法

权利要求书

1.一种基于FPGA逻辑资源延时的过采样异步通信方法，其特征在于，包括以下步骤：

将需要发送的用户数据按设定的时序写入过采样异步通信系统中的异步发送子系统中，所述过采样异步通信系统为基于FPGA的过采样异步通信系统，所述异步发送子系统对所述用户数据进行存储，并判断所述用户数据是否含有数据，若无数据，则输出空闲码；反之，若有数据，则对所述用户数据以数据帧格式进行编码，对编码后的数据进行字位转换，并对字位转换后的数据进行时钟插入，将时钟插入后的数据根据不同输出接口模式输出；

串行输入数据通过不同输入接口输入过采样异步通信系统中的异步接收子系统，所述异步接收子系统对所述串行输入数据进行完成对指定乘积项的或运算得到延迟后的信号，将所述延迟后的信号通过寄存器阵列输出采样值，对所述采样值进行位时钟提取，将提取后的串行数据换为字数据流后，对所述数据流分割成数据帧，则完成所述串行输入数据的接收。

2.根据权利要求1所述的基于FPGA逻辑资源延时的过采样异步通信方法，其特征在于，所述异步接收子系统在接收数据的过程中，实时计算接收数据中的CRC来判断串行输入数据的数据帧是否存在错误。

3.根据权利要求1所述的基于FPGA逻辑资源延时的过采样异步通信方法，其特征在于，所述异步发送子系统对所述用户数据进行存储，并发出空信号，通过所述空信号判断所述用户数据是否含有数据。

4.根据权利要求1所述的基于FPGA逻辑资源延时的过采样异步通信方法，其特征在于，所述异步发送子系统对所述用户数据以数据帧格式进行编码包括以下步骤：

设定所述数据帧的发送规则；

在第一个字时钟周期发送帧头；

在第二个字时钟周期从存储的数据中读取到所述用户数据，先将第二字时钟周的初始电平设为高电平，然后依次读取后续的字时钟周期，直至读取所有用户数据；

从读取所述帧头到最后一个用户数据之间实时计算期间所有数据的CRC值；

在计算最后一个CRC值后发送空闲码；

依次将所述帧头、用户数据、CRC值、空闲码进行组合得到编码后的数据。

5.根据权利要求1所述的基于FPGA逻辑资源延时的过采样异步通信方法，其特征在于，所述异步发送子系统对编码后的数据进行字位转换包括以下步骤：

读取每一个字时钟周期的数据帧值，并按照相位高到低的方式依次每一个字时钟周期的数据帧值进行时钟移位，并依次输出得到字位转换后的数据。

6.根据权利要求1所述的基于FPGA逻辑资源延时的过采样异步通信方法，其特征在于，所述时钟插入采用双相位输出规则进行时钟载入字位转换后的数据中。

7.根据权利要求1所述的基于FPGA逻辑资源延时的过采样异步通信方法，其特征在于，所述不同的输出接口包括：TTL、LVDS或光纤驱动器。

8.根据权利要求1所述的基于FPGA逻辑资源延时的过采样异步通信方法，其特征在于，所述串行输入数据通过逻辑延时矩阵完成对指定乘积项的或运算得到延迟后的信号。

9.根据权利要求1所述的基于FPGA逻辑资源延时的过采样异步通信方法，其特征在于，所述位时钟提取包括对所述采样值进行位宽测试和数据恢复。

10.根据权利要求1所述的基于FPGA逻辑资源延时的过采样异步通信方法，其特征在于，所述异步发送子系统包括依次连接的FIFO、编码模块、字位转换模块以及时钟插入模块。