[发明专利]一种可配置交叉开关电路及基于其的可配置交叉开关电路

说明书

本发明提出一种可配置交叉开关电路及基于其的卷积运算电路，可配置交叉开关电路包括运算单元阵列前侧的读交叉开关阵列和运算单元阵列前侧的写交叉开关阵列；输入特征图导入输入存储器堆，经过读交叉开关阵列输入运算单元阵列，运算单元阵列将计算出的输出特征图，经过写交叉开关写入输出存储器堆，每个周期同列读开关和同行写开关均最多仅有一个开关闭合。基于本发明的卷积运算电路进行二维卷积运算，输入特征图数据仅需导入片上存储器一次，即可完成二维卷积运算，不需要反复把输入特征图数据导入存储器，也不需要把输入特征图数据在存储器之间进行传输，提高了二维卷积计算的性能、降低了能耗。

技术领域

本发明涉及卷积运算技术领域，尤其是一种可配置交叉开关电路及基于其的可配置交叉开关电路。

背景技术

卷积层是卷积神经网络的基础层之一，卷积运算是深度学习领域最常见的运算之一，其计算量占据卷积神经网络计算量的90％以上。近年来，随着深度学习技术在计算机视觉、语音处理等领域的广泛应用，很多提高深度学习模型执行效率的硬件加速器被提出，其中支持卷积运算的常见电路为脉动阵列。图1为利用脉动阵列计算3x3滑动窗口的二维卷积运算示意图，脉动阵列能够高效计算二维卷积运算一行输出特征图的结果。当计算第一行输出特征图，则需要将第一行输入特征图数据导入第一块存储器，将第二行输入特征图数据导入第二块存储器，将第三行输入特征图数据导入第三块存储器；当计算第二行输出特征图，则需要将第二行输入特征图数据导入第一块存储器，将第三行输入特征图数据导入第二块存储器，将第四行输入特征图数据导入第三块存储器；当计算第三行输出特征图，则需要将第三行输入特征图数据导入第一块存储器，将第四行输入特征图数据导入第二块存储器，将第五行输入特征图数据导入第三块存储器。

在上述示例的整个卷积运算过程中，第三行输入特征图数据被反复导入存储器堆中三块不同的存储器中。然而，在集成电路中，消耗在数据传输上的能量远高于消耗在数据计算上的能量，显然上述数据导入方式将消耗更多的能量，反复的数据传输必然导致卷积计算整体性能的降低。

发明内容

针对现有脉动阵列在卷积运算数据需要反复传输的问题，本发明提出一种可配置交叉开关电路及基于其的可配置交叉开关电路，能够将存储于不同存储器的数据灵活导入脉动阵列对应行。

本发明保护一种可配置交叉开关电路，包括运算单元阵列前侧的读交叉开关阵列和运算单元阵列前侧的写交叉开关阵列；输入特征图导入输入存储器堆，经过读交叉开关阵列输入运算单元阵列，运算单元阵列将计算出的输出特征图，经过写交叉开关写入输出存储器堆。

所述读交叉开关阵列由m行n列可配置读开关构成，行数m≥输入存储器的数量，列数n≥运算单元行数，每个周期同列读开关最多仅有一个开关闭合。

所述写交叉开关阵列由p行q列可配置写开关构成，行数p≥输出存储器的数量，列数q≥运算单元列数，每个周期同行写开关最多仅有一个开关闭合。

优选的，读开关和写开关均对应1位寄存器，通过软件进行配置。

本发明还保护基于上述可配置交叉开关电路的卷积运算电路，由x行y列运算单元组成，所述运算单元主要由乘法器、累加器构成。

所述乘法器的行方向输入侧输入卷积层的输入特征图对应行数据，卷积核权重在卷积运算前存储在运算单元内部，所述累加器的部分和输入侧输入上一行运算单元输出的部分和。

通过基于本发明公开的可配置交叉开关电路的卷积运算电路进行二维卷积运算，输入特征图数据仅需导入片上存储器一次，即可完成二维卷积运算，不需要反复把输入特征图数据导入存储器，也不需要把输入特征图数据在存储器之间进行传输，提高了二维卷积计算的性能、降低了能耗。

附图说明

图1为计算输出特征图第1行的数据传输方式示意图；

图2为基于可配置交叉开关电路的卷积运算电路框图；