[发明专利]一种边缘服务器高速数据同步备份系统及方法

权利要求书

1.一种边缘服务器高速数据同步备份方法，其特征在于，通过第一光纤分光器接收来自物联网感知设备的数据，将其分为完全相同的两路信号，通过光纤同步发送至两块FPGA开发板，分别记为FPGA主板和FPGA备板；

所述FPGA主板和所述FPGA备板通过光纤互联，两板之间通过QSFP+光模块建立有同步链路，两板之间通过第一SFP+光模块建立有心跳链路；两板之间通过所述心跳链路互发心跳信号，进行实时心跳监测，根据心跳监测信息选择执行数据缓存任务和数据输出任务的FPGA开发板，并控制两板通过所述同步链路进行数据的同步备份；

执行数据输出任务的FPGA开发板通过光纤将数据传送至第二光纤分光器，所述第二光纤分光器通过光纤将数据发送至边缘服务器。

2.根据权利要求1所述的边缘服务器高速数据同步备份方法，其特征在于，两块所述FPGA开发板均通过输入端SFP+光模块进行数据输入，通过输出端SFP+光模块进行数据输出；所述FPGA开发板开启所述输入端SFP+光模块时接收数据，所述FPGA开发板开启所述输出端SFP+光模块时输出数据。

3.根据权利要求1所述的边缘服务器高速数据同步备份方法，其特征在于，基于所述心跳监测信息判定所述FPGA主板正常运行时，所述FPGA主板执行数据缓存任务和数据输出任务；

基于所述心跳监测信息判定所述FPGA主板出现故障、所述FPGA备板正常运行时，所述FPGA备板替代所述FPGA主板执行数据缓存任务和数据输出任务；

基于所述心跳监测信息判定所述FPGA主板故障恢复、所述FPGA备板正常运行时，所述FPGA备板通过所述同步链路将其缓存的数据同步至所述FPGA主板，所述FPGA主板重新开始执行数据缓存任务和数据输出任务。

4.根据权利要求3所述的边缘服务器高速数据同步备份方法，其特征在于，基于所述心跳监测信息判定所述FPGA主板正常运行、所述FPGA备板出现故障时，所述FPGA主板执行数据缓存任务和数据输出任务；

基于所述心跳监测信息判定所述FPGA主板正常运行、所述FPGA备板正常运行时，所述FPGA主板执行数据缓存任务和数据输出任务，并通过所述同步链路将其缓存的数据实时地同步至所述FPGA备板。

5.根据权利要求4所述的边缘服务器高速数据同步备份方法，其特征在于，所述FPGA主板、所述FPGA备板均正常运行时，所述FPGA主板通过第一GTXIP核接收来自输入端SFP+光模块的数据信号并进行解码，由FIFOIP核构成的四通道缓冲区进行分流缓冲后，将数据分别写入到该板的DDR写缓冲区、同步缓冲区；由该板的DDR读写控制器生成DDR写地址，当DDR写缓冲区数据写满预设大小时，将数据块通过MIG IP核写入到DDR存储器的指定地址；所述FPGA主板通过该板的DDR读写控制器生成DDR读地址，利用MIG IP核顺序从DDR存储器中读取缓存的数据，经该板的DDR读缓冲区缓存后，将其发送至第二GTX IP核；所述第二GTX IP核将数据进行编码，传输至输出端SFP+光模块；所述FPGA主板实时地将该板的同步缓冲区中的数据和对应的DDR写地址发送到第三GTX IP核并进行编码，通过所述同步链路发送至所述FPGA备板；接收同步的数据信息后，所述FPGA备板将数据写入到该板的同步缓冲区，将预设大小的数据块写入到该板的DDR存储器的指定地址；

所述FPGA主板实时地将心跳信号发送到该板的第四GTX IP核并进行编码，该心跳信号包含该板的DDR读地址，并通过所述心跳链路发送至所述FPGA备板；所述FPGA备板实时地将心跳信号发送到该板的第四GTXIP核并进行编码，该心跳信息包括该板的同步缓冲区的状态信息，并通过所述心跳链路发送至所述FPGA主板。

6.根据权利要求5所述的边缘服务器高速数据同步备份方法，其特征在于，所述FPGA备板替代所述FPGA主板执行数据缓存任务和数据输出任务时，所述FPGA备板开启该板的输入端SFP+光模块，接收上游数据；所述FPGA备板开启该板的输出端SFP+光模块，从最后获取的所述FPGA主板的DDR读地址开始，从所述FPGA备板的DDR存储器中读取数据，经由输出端SFP+光模块输出到边缘服务器。