[发明专利]一种可配置FIFO深度的装置及方法

说明书

本发明涉及数据收发技术领域，尤其涉及一种可配置FIFO深度的装置，RAM划分成若干个block块，用0～N‑1标记每个block，并建立一个初始链表；多路FIFO通过链表调度装置共享RAM。本发明使多路FIFO既能公用一套RAM缓存，又能保证每路FIFO的深度可配，方便根据业务需求，灵活分配空间。本发明通过链表方式，使得80路FIFO共享这块大的RAM，并根据业务需求，通过配置，当业务不需要80路FIFO，如使用17路FIFO，也可以共享这块空间。

技术领域

本发明涉及数据收发技术领域，尤其涉及一种可配置FIFO深度的装置及方法。

背景技术

在通信网路芯片设计中，对上下游模块的数据转发，经常要经过先进先出的FIFO进行数据缓存，在下级模块可接收状态发送或下级模块主动从FIFO中读出想要数据。先进先出FIFO缓存模块有多种类型，如同步FIFO，异步FIFO，同步预读FIFO，异步预读FIFO，这些FIFO设计主要由两部分组成：组成一、FIFO控制模块维护当前FIFO的写地址、读地址、可写计数、可读计数、FIFO将空和将满、空满及异常指示。组成二、RAM缓存，该RAM真正缓存写入到FIFO数据，并响应FIFO的读，返回读数据，详见图5。FIFO的大小(即FIFO的深度)表示能存入数据的缓存量，FIFO深度越大，说明可以吸收写入更多的数据，以免写入侧突发时，数据吸收不住。但是FIFO深度取决于RAM大小，大的RAM会增加逻辑面积，带来功耗和成本上开销。因此在芯片设计中，需要评估RAM大小，使其既能满足流量突发吸收，又能面积不是最大。

在芯片设计中，会遇到一些特定场景，如当前模块需要准备多路FIFO，如根据业务需求划分成80路FIFO，供下级出口模块使用，而下级模块由于时隙或其他原因，一次只读一个FIFO数据。业界对于这种FIFO设计多是进行实例化多次如图6所示，该方案实现简单，但需要多个小RAM。做芯片设计的都清楚，多个小RAM比一个大的RAM面积大很多，且不易物理布局布线place and route；或采用方案2(详见图7)，用一块大的RAM，通过FIFO控制把RAM均分成N等分，实现多个FIFO共存。该方案比方案1，节省了RAM空间，但和方案1有同样问题即不好控制每个FIFO的缓存大小。当80路FIFO，若只有16FIFO有业务，其他64路都是空闲，那64路FIFO空间也是不好使用。且每路FIFO的深度也不方便调整大小。

因此，对于上面多路FIFO场景需求，FIFO的实现方案1和实现方案2，都有不足之处，不是一个好的设计方案。

发明内容

本发明提供了一种可配置FIFO深度的装置及方法，使多路FIFO能公用一套RAM缓存，又能保证每路FIFO的深度可配，方便根据业务需求，灵活分配空间。本发明通过链表方式，使得80路FIFO共享这块大的RAM，并根据业务需求，通过配置，当业务不需要80路FIFO，如使用17路FIFO，也可以共享这块空间。

为了实现本发明的目的，一种可配置FIFO深度的装置，RAM划分成若干个block块，用0～N-1标记每个block，并建立一个初始链表；每路FIFO通过链表调度装置共享RAM，多路FIFO中实际使用的FIFO平分RAM。

作为本发明的优化方案，链表调度装置包括分发MUX模块，空闲头指针和空闲尾指针，空闲头指针指向block0，空闲尾指针指向blockN-1。

作为本发明的优化方案，FIFO包括FIFO控制子系统，其维护一个FIFO头指针寄存器和FIFO尾指针寄存器。FIFO头指针寄存器记录FIFO的当前读地址寄存器，FIFO尾指针寄存器记录FIFO的当前写地址寄存器。

为了实现本发明的目的，一种可配置FIFO深度的方法，包括如下步骤：

1)根据RAM空间的大小，按照32字节或64字节把RAM空间若干等份，用0～N-1标记每个block，并建立一个初始链表，空闲头指针设置为0，空闲尾指针设置为N-1，标记RAM中每个block的链表值供多路FIFO申请使用；