[发明专利]集成电路器件

说明书

一种集成电路器件包括：衬底，在其中具有有源区；在衬底上的位线；以及直接接触，在有源区和位线之间延伸并将位线电连接到有源区的一部分。还提供间隔物结构，其在位线的侧壁上以及在直接接触的侧壁上延伸。提供场钝化层，其在直接接触的侧壁与间隔物结构之间延伸。间隔物结构和场钝化层可以包括不同的材料，并且场钝化层可以与直接接触的侧壁直接接触。场钝化层可以包括非化学计量硅氧化物SiO_x，其中0.04≤x≤0.4，并且可以具有约或更小的厚度。

技术领域

本发明构思涉及集成电路器件和制造其的方法，更具体地，涉及其中具有互连结构和线的集成电路器件以及制造该集成电路器件的方法。

背景技术

随着集成电路器件按比例缩小，用于实现集成电路器件的各个精细电路图案的尺寸减小。此外，随着集成电路器件变得更加高度集成，电接触的尺寸也减小，并且这种减小会导致接触电阻的增大。接触电阻的这种增大会导致受损的电性能和降低的可靠性。

发明内容

本发明构思提供具有减小的接触电阻(尽管接触尺寸较小等)的集成电路器件、以及由此导致的集成电路器件的改善的电性能。

本发明构思还提供制造具有改善性能的集成电路器件的方法，该改善性能是由具有减小的尺寸的电接触和减小的接触电阻导致的。

根据本发明构思的一方面，提供一种集成电路器件，该集成电路器件具有：衬底，在其中具有有源区；位线，在衬底上在平行于衬底的顶表面的第一方向上延伸，并包括下导电图案和上导电图案；直接接触，设置在衬底的有源区和位线之间；间隔物结构，设置在位线的两个侧壁上以覆盖直接接触的两个侧壁；以及场钝化层，设置在直接接触的两个侧壁与间隔物结构之间。

根据本发明构思的另一方面，提供一种集成电路器件，该集成电路器件具有衬底和在衬底内的有源区。提供位线，其在平行于衬底的顶表面的第一方向上在衬底上延伸。位线包括下导电图案和上导电图案。直接接触提供在衬底的有源区和位线之间。提供场钝化层，其设置在直接接触的两个侧壁上(以接触直接接触的整个侧壁)。提供间隔物结构，其设置在位线的两个侧壁上。间隔物结构延伸至直接接触的两个侧壁并接触场钝化层。

根据本发明构思的另一方面，提供一种集成电路器件，该集成电路器件包括在其中具有有源区的衬底。提供位线，其在衬底上(在平行于衬底的顶表面的第一方向上)延伸。位线包括下导电图案和上导电图案。提供多个栅电极，其分别设置在衬底中的在第二方向上延伸的多个沟槽中。提供直接接触，其设置在衬底的有源区和位线之间。提供场钝化层，其设置在直接接触的两个侧壁上。提供间隔物结构，其设置在位线的两个侧壁上。间隔物结构包括设置在位线的两个侧壁上的第一间隔物层、设置在位线的两个侧壁上以覆盖第一间隔物层的第二间隔物、以及包括设置在第一间隔物层和第二间隔物层之间的气隙的间隔物结构。有利地，场钝化层设置在直接接触和第一间隔物层之间。

附图说明

本发明构思的实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：

图1是示出根据本发明的一实施方式的集成电路器件的布局图；

图2是沿着图1的线A-A'和B-B'截取的截面图；

图3是图2的区域CX1的放大图；

图4A是图3的区域S1-S1'中的示意性能带图；

图4B和图4C是示出包括在场钝化层中的非化学计量硅氧化物(SiO_x)的含量分布的示意图；

图5是示出根据本发明的实施方式的集成电路器件的截面图；

图6是图5的区域CX2的放大图；

图7是示出根据本发明的实施方式的集成电路器件的截面图；

图8是示出根据本发明的实施方式的集成电路器件的截面图；以及