[发明专利]用于检测晶片上的缺陷的设备和方法

说明书

公开了一种晶片缺陷推断系统，其包括处理电路，该处理电路被配置为：组合第一图像和第二图像以生成组合图像，第一图像包括在半导体晶片上形成的电路图案的成像，并且第二图像包括用于在半导体晶片上实现电路图案的掩模的布局图像的成像；基于组合图像，通过执行机器学习来推断与在半导体晶片上形成的电路图案相关联的缺陷；并且基于机器学习生成包括关于缺陷的信息的输出图像。

相关申请的交叉引用

本申请要求于2020年10月5日在韩国知识产权局提交的第10-2020-0128348号韩国专利申请的优先权，其公开内容通过引用整体结合于此。

技术领域

本文描述的本公开的示例实施例涉及半导体工艺技术，并且更具体地，涉及基于机器学习推断晶片上的缺陷的系统和方法。

背景技术

在光刻(lithography)期间(光刻是一种用于将电路图案施加到晶片上的技术)，通过包括将光致抗蚀剂(photo resist，PR)施加到其上沉积有氧化膜的晶片上，并选择性地(例如，通过包含电路图案的掩模)向光致抗蚀剂上发射光的工艺，在晶片的表面上形成电路图案。随着半导体工艺技术的发展，对更高集成度的电路的需求已经增加，但是电路图案之间的间距已经减小。因此，电路设计也变得更加复杂。

因为在光刻中使用的光的尺寸(例如，波长)与电路图案之间的间距相比可能较大，所以在曝光步骤中晶片上可能出现缺陷。晶片上的缺陷可能导致使用该晶片制造的半导体器件的故障。为此，晶片上的缺陷可能被认为是降低半导体器件的可靠性和生产率的关键因素。因此，对于推断晶片缺陷的高准确度测试过程有很大的需求。

发明内容

本公开的示例实施例提供了一种在无需单独的模块或检测器的情况下、基于机器学习推断晶片上的缺陷的系统和方法。

根据实施例，晶片缺陷推断系统包括处理电路，该处理电路被配置为：组合第一图像和第二图像以生成组合图像，第一图像包括在半导体晶片上形成的电路图案的成像，并且第二图像包括用于在半导体晶片上实现电路图案的掩模的布局图像的成像；基于组合图像推断与在半导体晶片上形成的电路图案相关联的缺陷；以及基于机器学习生成包括缺陷信息的输出图像。

根据实施例，被配置为推断在半导体晶片上形成的电路图案的缺陷的设备的操作方法包括：组合第一图像和第二图像以生成组合图像，第一图像包括在半导体晶片上形成的电路图案的成像，并且第二图像包括用于在半导体晶片上实现电路图案的掩模的布局图像的成像；基于该设备的机器学习操作，根据该组合图像生成输出图像，该输出图像包括关于来自该组合图像的缺陷的缺陷信息；以及输出该输出图像。

根据实施例，一种存储包括可由处理器执行的图像生成模型的程序代码的非暂时性计算机可读介质，该程序代码在被执行时使得处理器：组合第一图像和第二图像以生成组合图像，第一图像包括在半导体晶片上形成的电路图案的成像，并且第二图像包括用于在半导体晶片上实现电路图案的掩模的布局图像的成像；以及基于机器学习，根据该组合图像生成输出图像，该输出图像包括电路图案的缺陷信息。

附图说明

通过参考附图详细描述本公开的实施例，本公开的上述和其他目的和特征将变得清楚。

图1是示出根据一些实施例的晶片缺陷推断系统的框图。

图2是示出根据一些实施例的计算设备的配置的框图。

图3是用于描述根据一些实施例的神经形态(neuromorphic)处理器如何基于生成式对抗网络(generative adversarial network，GAN)执行机器学习的图。

图4是用于描述根据本公开的一些实施例的神经形态处理器如何基于条件生成式对抗网络(conditional generative adversarial network，CGAN)执行机器学习的图。