[发明专利]一种漏电补偿结构的锁相环电路

说明书

本发明涉及一种漏电补偿结构的锁相环电路，可以解决锁相环中环路滤波电容的漏电问题，为电容密度高但存在漏电类型的电容在锁相环中的使用提供了可行性方案；整体架构包括：包括鉴频鉴相器与电荷泵模块、滤波器模块、漏电监测补偿模块、逐次逼近补偿电容模块、锁频与VCTRL钳位模块、分频器；有益效果有：第一、通过逐次逼近式漏电补偿电容阵列对滤波电容漏电进行补偿，不仅能实时追踪滤波电容工艺角和温度导致的漏电变化，并且能对漏电补偿路径中潜在失配进行校准；第二、通过锁频与VCTRL钳位方式解决电容漏电流与VCTRL电压的非线性问题，进一步提升漏电补偿精度。

技术领域

本发明涉及一种漏电补偿结构的锁相环电路，属于半导体集成电路技术领域。

背景技术

锁相环电路广泛应用于各种芯片中，在射频微波领域、数模混合领域和纯数字领域都是不可缺少的核心电路。锁相环的功能和性能对整颗芯片的成败有着决定性作用。在片上集成系统（SOC）或多通道接口电路中，往往需要多个锁相环提供分布式频率源，用于射频本振频谱搬移、系统时钟、音频视频时钟以及模数转换采样时钟等。随着SOC的发展，芯片的时钟需求变得越来越复杂，导致了锁相环数量的增加，然而锁相环中需要的环路滤波电容和物理尺寸有关，并不会随着工艺演进而缩小，如何减小锁相环的面积成为业界难题。

图1所示为传统锁相环结构，包含鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，基于环形结构压控振荡器的锁相环其环路滤波器往往占据三分之一甚至二分之一的面积，虽然电容密度高的低压晶体管做环路滤波电容可以有效减小环路滤波电容面积，但是低压晶体管的漏电问题将会严重恶化锁相环的性能，更为严重的是环路滤波电容的漏电随着极板电压、工艺角以及温度变化而变化，这进一步增加了漏电问题处理的难度，虽然随着工艺不断发展，各种结构晶体管的出现一定程度上解决了晶体管关断时漏极和源极间的漏电问题，但是环路滤波电容所面对的栅极漏电问题依然未得到有效解决。因此，业界不得不依然采用电容密度低但漏电小的高压管电容或MOM电容作为环路滤波电容。

由此可见环路滤波电容的漏电问题极大限制了电容可用类型，特别是限制了高电容密度的低压晶体管电容，解决环路滤波电容的漏电难题，提升环路滤波器的电容密度，是本领域技术人员亟待解决的技术问题。

现有技术中如图2所示为专利《带电容漏电补偿的电荷泵电路及锁相环电路》中提出的漏电补偿技术方案，该方案主要缺点有：a.只用固定电流来补偿漏电无法追踪工艺角和温度变化，漏电补偿效果差; b. 当温度、频率发生变化时，其中的节点VC电压会发生变化，进一步恶化漏电补偿效果。

如图3所示为专利《动态补偿压控振荡器中V2I管栅极漏电的锁相环》中所提出的漏电补偿技术方案，该方案主要缺点有：a.当VCTRL电压（对应图3中V2I栅极电压）变化时，漏电补偿精度难以保证（例如VCTRL电压升高，V2I和滤波器电容Cz漏电均会因为VCTRL电压增加而增加，但补偿电容C1~Cn却会因为VCTRL电压增加而减小）；b.补偿电容C1~Cn漏电直接按1：1补偿给V2I和滤波器电容Cz，Cz通常面积很大，这导致C1~Cn面积较大。

现有技术《A Fully Integrated Phase-Locked Loop with Leakage CurrentCompensation in 65-nm CMOS Technology》中所提出漏电补偿技术方案，如图4所示，该方案主要缺点有：a.需要双CP来实现补偿，浪费了额外的面积和功耗；b.双CP以及LCC的匹配问题影响补偿精度，难以控制。优点有：采用双CP能够追踪VCTRL电压变化，解决VCTRL变化恶化补偿精度的问题。

发明内容

本发明所要解决的技术问题是提供一种漏电补偿结构的锁相环电路，利用逐次逼近方式，结合配套的环路控制，通过漏电流监测、校准、补偿的方式抵消环路滤波电容的漏电流，本方法思路直观，电路简单，易于实现。