[发明专利]采用错误计数器和内部地址生成的管芯上ECC

权利要求书

1.一种随机存取存储器（RAM）装置，包括：

存储器阵列；以及

错误检查和纠正（ECC）模块，用于对存储器阵列的多行执行ECC操作，所述ECC模块包括用于累加错误计数的计数器，所述错误计数要响应于在多行中的任何行中检测到错误而被递增，其中ECC模块用于作为累加的错误计数与要在递增错误结果之前达到的非零错误阈值之间的差来生成错误结果。

2.根据权利要求1所述的RAM装置，其中所述ECC模块用于响应于由所述RAM装置发起错误检测测试而执行所述ECC操作。

3.根据权利要求1所述的RAM装置，其中所述ECC模块用于在有界地址空间内对所述存储器阵列的所述多行执行ECC操作。

4.根据权利要求1所述的RAM装置，其中所述ECC模块用于对所述存储器阵列的所有行执行ECC操作。

5.根据权利要求1所述的RAM装置，其中所述ECC模块用于内部生成针对所述存储器阵列的所述多行的地址信息。

6.根据权利要求5所述的RAM装置，其中所述ECC模块用于响应于检测到向先前测试的地址的地址翻转而自动重置所述累加的错误计数。

7.根据权利要求1所述的RAM装置，其中所述ECC模块进一步包括用于存储所述错误结果以指示自部署到系统中以来的错误的数目的寄存器。

8.根据权利要求7所述的RAM装置，其中所述寄存器包括可由关联的存储器控制器访问的寄存器。

9.根据权利要求1所述的RAM装置，其中所述错误的基准数目包括在所述RAM装置的制造测试期间所检测到的错误的数目。

10.根据权利要求1所述的RAM装置，其中所述RAM装置包括易失性动态随机存取存储器（DRAM）装置。

11.根据权利要求1所述的RAM装置，其中所述RAM装置包括非易失性RAM装置。

12.一种系统，包括：

存储器控制器；以及

并行耦合的多个随机存取存储器（RAM）装置，其中RAM装置包括：

存储器阵列；以及

错误检查和纠正（ECC）模块，用于对所述存储器阵列的多行执行ECC操作，所述ECC模块包括用于累加错误计数的计数器，所述错误计数要响应于在多行中的任何行中检测到错误而被递增，其中所述ECC模块用于作为累加的错误计数与要在递增错误结果之前达到的非零错误阈值之间的差而生成错误结果；

其中所述RAM装置独立于基于由所述存储器控制器提供的校验位的错误纠正而对数据提供内部错误纠正。

13.根据权利要求12所述的系统，其中所述ECC模块用于响应于由所述RAM装置发起错误检测测试而执行所述ECC操作。

14.根据权利要求12所述的系统，其中所述ECC模块用于内部生成针对所述存储器阵列的所述多行的地址信息。

15.根据权利要求14所述的系统，其中所述ECC模块用于响应于检测到向先前测试的地址的地址翻转而自动重置所述累加的错误计数。

16.根据权利要求12所述的系统，其中所述ECC模块进一步包括用于存储所述错误结果以指示自部署到系统中以来的错误的数目的寄存器。

17.根据权利要求16所述的系统，其中所述寄存器包括可由关联的存储器控制器访问的寄存器。

18.根据权利要求12所述的系统，其中所述RAM装置包括易失性动态随机存取存储器（DRAM）装置。