[发明专利]一种实时小数分频的亚采样锁相环

说明书

本发明公开了一种实时小数分频的亚采样锁相环，包括参考时钟输入端、共模电压输入端、分频控制字输入端、射频信号输出端、亚采样小数鉴相器、跨导放大器、低通滤波器、压控振荡器、输出缓冲器、采样与分频控制信号发生器、采样相位发生器及锁频环路，该锁相环具备亚采样锁相环环路带宽内相位噪声低的优势的同时，能够有效的抑制由于小数分频产生的相位噪声。

技术领域

本发明属于电子技术领域，涉及一种实时小数分频的亚采样锁相环。

背景技术

锁相环是射频/微波通信系统和计算机系统中重要功能模块之一，由于其频率追踪特性好、相位噪声低、杂散分量小、系统稳定性高等诸多优点，因而锁相环广泛应用于载波信号、时钟信号、频率调制信号和相位调制信号的产生。

相比于传统基于鉴频鉴相器-电荷泵结构的锁相环，亚采样锁相环直接利用参考信号对振荡器输出的高频信号进行采样，无需额外分频器，消除了分频器引入的噪声及分频器的功耗。此外，亚采样锁相环中亚采样鉴相器的增益相比于鉴频鉴相器-电荷泵结构的鉴相器更高，有利于锁相环更好的抑制环路带宽内的相位噪声，是当今低功耗、低相位噪声锁相环的研究热点。由于亚采样鉴相器自身缺少区分振荡器周期的机制，因而无法直接用于小数分频锁相环。针对这一问题，当今国内外已报道的工作中最为常用的方法是利用数字-时间转换器对参考信号的相位进行调制，改变采样时间来实现小数分频。然而，数字-时间转换器的噪声对参考信号的相位进行调制，引入额外的相位噪声，而且这一相位噪声不会被亚采样鉴相器有效地抑制，从而恶化亚采样锁相环的相位噪声特性。此外，数字-时间转换器的精度和动态范围易受到集成电路工艺、芯片电源电压、环境温度，以及输出信号周期的影响，需要进行实时校准，以保证精确地小数分频。再者，数字-时间转换器的非线性特性会引起噪声的折叠，进一步恶化亚采样锁相环的相位噪声特性。现有小数分频亚采样锁相环的诸多缺陷，限制了亚采样锁相环在当今射频/微波通信系统和计算机系统中的广泛应用。

尽管亚采样锁相环有效地抑制了系统环路带宽内的相位噪声，但对于小数分频亚采样锁相环，环路带宽外的相位噪声仍受到小时分频量化噪声的主导。近二十年来国内外的研究人员提出了诸多量化噪声抑制方法，如基于数-模转换器和数字-时间转换器的前馈补偿技术、相位差值技术、基于有限冲激响应滤波器滤波预处理方法、时空均值小数分频技术等。然而，这些技术与亚采样锁相环的兼容性较差，无法直接与亚采样鉴相器直接结合，存在局限性。

发明内容

本发明的目的在于克服上述现有技术的缺点，提供了一种实时小数分频的亚采样锁相环系统架构，该锁相环具备亚采样锁相环环路带宽内相位噪声低的优势的同时，能够有效的抑制由于小数分频产生的相位噪声。

为达到上述目的，本发明所述的实时小数分频的亚采样锁相环包括参考时钟输入端、共模电压输入端、分频控制字输入端、射频信号输出端、亚采样小数鉴相器、跨导放大器、低通滤波器、压控振荡器、输出缓冲器、采样与分频控制信号发生器、采样相位发生器及锁频环路；

亚采样小数鉴相器的第一单端输入端与参考时钟输入端相连接，亚采样小数鉴相器的第四单端输入端与共模电压输入端相连接，跨导放大器的差分输入端正端及负端分别与共模电压输入端及亚采样小数鉴相器的输出端相连接，跨导放大器的输出端及锁频环路的输出端与低通滤波器的输入端相连接，低通滤波器的输出端与压控振荡器的输入端相连接，压控振荡器的单端输出端与输出缓冲器的输入端及锁频环路的第一输入端相连接，输出缓冲器的输出端与射频信号输出端相连接，锁频环路的第二输入端与参考时钟输入端相连接，压控振荡器的差分信号输出端与分别与采样相位发生器的第一输入端及第二输入端相连接，采样相位发生器的第一输出端及第二输出端分别与亚采样小数鉴相器的第二单端输入端及第三单端输入端相连接，采样与分频控制信号发生器的输入端与分频控制字输入端相连接，采样与分频控制信号发生器的标量输出端与锁频环路的控制端相连接，采样与分频控制信号发生器的第一矢量输出端与亚采样小数鉴相器的矢量控制端相连接，采样与分频控制信号发生器的第二矢量输出端与采样相位发生器的矢量控制端相连接。