[发明专利]基于阵列条的增强型开关晶体管及其制作方法

权利要求书

1.一种基于阵列条的增强型开关晶体管，自下而上包括：衬底(1)、过渡层(2)和势垒层(3)，势垒层(3)上部设有P-GaN栅(4)，P-GaN栅(4)上部淀积有栅金属(8)，势垒层(3)的上部左、右侧边缘分别设有源极(6)和漏极(7)，其特征在于：

所述P-GaN栅(4)与漏极(7)之间的势垒层(3)上设有调制电极(5)，该调制电极(5)由下部的阵列条(51)与上部的条金属(52)构成；

所述阵列条(51)由m个等间距的隔离条组成，这m个隔离条在势垒层(3)上水平放置且平行排列，相邻两隔离条的间距为w，各隔离条掺杂浓度均为5×10¹⁵～1×10²²cm^-3，第1个隔离条与器件上边界的距离和第m个隔离条与器件下边界的距离均为u；其中m为正整数，且满足m＝1时u0μm，m1时u≥0μm。

2.根据权利要求1所述的器件，其特征在于，衬底(1)采用蓝宝石或碳化硅或硅或石墨烯或其他材料。

3.根据权利要求1所述的器件，其特征在于，阵列条(51)中各隔离条厚度相等且均小于或等于P-GaN栅(4)的厚度。

4.根据权利要求1所述的器件，其特征在于，所述阵列条(51)的右端与漏极(7)的左端之间的水平距离d≥0μm。

5.根据权利要求1所述的器件，其特征在于，所述条金属(52)与漏极(7)电气连接。

6.根据权利要求1所述的器件，其特征在于，所述漏极(7)的最底层金属选用与势垒层(3)功函数相接近的金属，确保漏极(7)与势垒层(3)之间形成良好的欧姆接触。

7.一种基于阵列条的增强型开关晶体管制作方法，其特征在于，包括如下步骤：

A)在衬底(1)上外延GaN基宽禁带半导体材料，形成过渡层(2)；

B)在过渡层(2)上外延GaN基宽禁带半导体材料，形成厚度为a的势垒层(3)；

C)在势垒层(3)上外延P型GaN半导体材料，形成厚度为b、掺杂浓度为5×10¹⁵～1×10²²cm^-3的P型GaN层；

D)在P型GaN层上第一次制作掩膜，利用该掩膜对P型GaN层进行刻蚀，刻蚀至势垒层(3)的上表面为止，形成1个左侧厚度为b的P-GaN栅(4)和右侧厚度为b的m个等间距且平行排列的P-GaN块，且相邻两P-GaN块的间距为w；

E)在势垒层(3)、P-GaN栅(4)和m个P-GaN块上第二次制作掩膜，利用该掩膜对P-GaN块进行刻蚀，刻蚀深度f大于或等于0μm且小于P-GaN栅(4)的厚度，形成右侧厚度为c的m个等间距的隔离条，即f+c＝b；且当c≤5nm时器件在平衡状态下各隔离条对其下部势垒层(3)与过渡层(2)之间所形成沟道中的二维电子气几乎无耗尽作用，而当c5nm时器件在平衡状态下各隔离条对其下部势垒层(3)与过渡层(2)之间所形成沟道中的二维电子气的耗尽作用会随着隔离条厚度c的增加而逐渐增加；第1个隔离条与器件上边界的距离和第m个隔离条与器件下边界的距离相等，即均为u，这m个隔离条构成了阵列条(51)，其中m为正整数，且满足m＝1时u0μm，m1时u≥0μm；

F)在势垒层(3)、P-GaN栅(4)和阵列条(51)上第三次制作掩模，利用该掩膜在左右两侧的势垒层(3)上部淀积金属，并进行快速热退火，完成源极(6)和漏极(7)的制作，该漏极(7)左端和阵列条(51)右端的水平距离d≥0μm；

G)在势垒层(3)、P-GaN栅(4)、阵列条(51)、源极(6)和漏极(7)上第四次制作掩膜，利用该掩膜在P-GaN栅(4)上部淀积金属，完成栅金属(8)的制作；

H)在势垒层(3)、P-GaN栅(4)、阵列条(51)、源极(6)、漏极(7)和栅金属(8)上第五次制作掩膜，利用该掩膜在阵列条(51)中的每个隔离条上部淀积金属，形成条金属(52)，并将该条金属(52)与漏极(7)电气连接，完成整个器件的制作。