[发明专利]一种基于FPGA和MBS架构的spacewire总线控制器

说明书

本发明涉及了一种基于FPGA和MBS架构的spacewire总线控制器，由MBS实现上层控制，FPGA搭建底层逻辑。采用FPGA搭建不同的寄存器读写电路，通过HOCI底层接口逻辑和COMI底层接口逻辑实现对spacewire接口芯片BM4802的读写控制。本控制器的底层逻辑由FPGA搭建，简化了MBS的使用，也能使底层驱动更加灵活的适应各种应用场景，且对HOCI接口和COMI接口不区分使用方法，MBS可直接发送命令，增加了底层驱动可读性与复用性；COMI底层接口逻辑里增加了大容量双口RAM，减少了板卡上的RAM缓存，使硬件更加简洁的同时减小了成本。同时FPGA+MBS的结合使得HOCI接口具备了COMI接口的一部分特性，当使用HOCI接口读写数据时，MBS只需发一次命令，由FPGA解析可循环去读写BM4802的FIFO，极大程度的提高了HOCI接口的传输速率。

技术领域

本发明属于spacewire总线控制器技术领域，具体涉及一种基于FPGA和MBS架构的spacewire总线控制器。

背景技术

Spacewire总线作为面向航天的高速，点对点全双工的串行总线，有HOCI和COMI两种接口，其中HOCI简单易控，传输速率慢；COMI传输速率快但是控制方法复杂。常用的控制方法有两种，软件控制和硬件控制，软件控制灵活但是复杂不易使用，硬件控制使用起来方便但是不灵活。为了改善两种接口的使用性能和易操作性，设计了本控制器。

发明内容

本发明的目的是为解决上述问题，提供一种基于FPGA和MBS架构的spacewire总线控制器，采用FPGA+MBS控制，由FPGA搭建底层逻辑，MBS实现上层控制。由于基本逻辑由FPGA搭建，使得MBS控制电路很简单，且MBS也能驱动底层，更加灵活的适应各种应用。

为实现上述目的，本发明提供以下技术方案：一种基于FPGA和MBS架构的spacewire总线控制器，包含FPGA、MBS、HOCI接口和COMI接口，所述MBS实现上层控制，所述FPGA搭建底层逻辑，所述 HOCI接口和COMI接口用于FPGA搭建不同的寄存器读写电路，所述MBS将命令传送到MBS命令解析，所述MBS命令解析将命令传送到底层控制中心，所述底层控制中心选择所需要使用的由FPGA搭建的HOCI底层接口逻辑或由FPGA搭建的COMI底层接口逻辑，来发送开始读写命令和读写寄存器开始地址以及读写长度命令。

进一步的：所述FPGA搭建的COMI底层接口逻辑包含一个双口RAM，所述MBS和BM4802将命令传送给仲裁模块，所述仲裁模块区分读、写命令并通过RAM读控制和RAM写控制将数据存储至双口RAM中。

进一步的：所述控制器使用的spacewire芯片为BM4802控制芯片。

进一步的：所述由FPGA搭建的COMI底层接口逻辑和FPGA搭建的HOCI底层接口逻辑留给MBS的命令口是相同的。

与现有技术相比，本发明的有益效果在于：

1. MBS软件可灵活控制，且MBS对由FPGA搭建的COMI底层接口逻辑和FPGA搭建的HOCI底层接口逻辑不区分使用方法，MBS可直接发送命令，增加了可读性与复用性；

2. 当使用HOCI接口读写数据时，MBS只需发一次命令，由FPGA解析可循环去读写BM4802的FIFO，提高了软件直接控制HOCI接口时的效率, MBS可一次配置读写次数，不需要每读一个数都要重新配置；

3. FPGA搭建的COMI底层接口逻辑增加了大容量双口RAM，减少了板卡上的RAM缓存，使硬件更加简洁的同时减小了成本；

4. FPGA+MBS的结合使得HOCI接口具备了COMI接口的一部分特性，极大程度的提高了HOCI接口的传输速率。

附图说明