[发明专利]阵列基板及显示面板

说明书

本申请适用于显示技术领域，提出了一种阵列基板，阵列基板包括设于显示区域内的多条数据线，以及设于外围区域内的扇形引线结构和多条第一电极；扇形引线结构包括多条扇出引线，每条扇出引线的两端分别连接一条相应的数据线和一条第一电极，且至少部分扇出引线在背离显示区域的一端具有曲线段；阵列基板还包括覆晶薄膜，覆晶薄膜包括薄膜基材和设于薄膜基材上的多条第二电极，多条第二电极与多条第一电极一一绑定连接；其中，至少部分第二电极至显示区域的距离不相等，以使第二电极与相连接的曲线段之间的距离符合预设的范围。本申请还提出一种显示面板。上述阵列基板及显示面板能够有效防止扇出引线与覆晶薄膜短路，品质较好。

技术领域

本申请属于显示技术领域，特别涉及一种阵列基板及显示面板。

背景技术

在GOA(Gate Driver on Array，中文简称：闸极驱动在阵列基板上)电路驱动技术中，从数据线(source line)的绑定焊盘(source bonding pad)到显示区域(active area，AA区)的引线为扇出(fanout)设计。为了使每条引线具有相等的阻值，现有技术中存在将引线的部分区段设计为弓形绕线的做法。但是，若弓形绕线裸露在外电极绑定区(outputlead bonding，OLB)，即弓形绕线未被彩膜基板所覆盖，弓形绕线与相邻的引线距离较近，容易因制程偏移而造成覆晶薄膜(chip on film，COF)上的电极连接于相邻的数据线引线，从而引起短路，进而造成显示装置的品质不佳。

发明内容

本申请提供了一种阵列基板及显示面板，能够使覆晶薄膜上的电极避开扇形引线的曲线段，以有效防止扇出引线与覆晶薄膜短路，提升阵列基板及显示面板的品质。

本申请第一方面的实施例提供了一种阵列基板，所述阵列基板上设有显示区域和位于所述显示区域周侧的外围区域；

所述阵列基板包括设于所述显示区域内的多条数据线，以及设于所述外围区域内的扇形引线结构和多条第一电极；所述扇形引线结构包括多条扇出引线，每条所述扇出引线的两端分别连接一条相应的所述数据线和一条所述第一电极，且至少部分所述扇出引线在背离所述显示区域的一端具有曲线段；

所述阵列基板还包括设于所述外围区域的覆晶薄膜，所述覆晶薄膜包括薄膜基材和设于所述薄膜基材上的多条第二电极，多条所述第二电极与多条所述第一电极一一绑定连接；

其中，至少部分所述第二电极至所述显示区域的距离不相等，以使所述第二电极与相连接的所述曲线段之间的距离符合预设的范围

上述阵列基板中，至少部分扇出引线在背离显示区域的一端具有曲线段，至少部分第二电极至显示区域的距离不相等，即多条第二电极的排布与阵列基板的边缘不平齐，通过上述设计，多个第二电极与相应的曲线段之间的距离可以控制在预设范围内，第二电极能够避让曲线段，避免因制程或绑定偏移而造成第二电极接触相邻扇出引线的曲线段，防止发生短路现象，上述阵列基板的品质较好，良率较高。

在一实施例中，若干相邻的所述曲线段远离所述显示区域的端部至所述显示区域的距离逐渐增大或减小，相应的，与若干所述曲线段对应连接的多条所述第二电极至所述显示区域的距离逐渐增大或减小。

通过采用上述技术方案，第二电极依据曲线段的排布进行设置，曲线段呈阶梯状排列，可以实现多条扇出引线具有相等的阻抗；第二电极呈阶梯状排列，且第二电极与曲线段的排布趋势相同，避免第二电极接触相邻数据线对应的曲线段，进而防止短路。

在一实施例中，所述覆晶薄膜朝向所述显示区域设置的外形边与所述显示区域的边缘不平行。

通过采用上述技术方案，能够使覆晶薄膜避让非平齐排列的多个曲线段，实现防短路的效果。

在一实施例中，所述覆晶薄膜的外形为平行四边形，所述覆晶薄膜朝向所述显示区域设置的外形边相对于所述显示区域的边缘倾斜设置。