[发明专利]一种改善字线边缘缺陷的存储阵列制造方法、电路以及其应用在审

专利信息
申请号: 202111140629.2 申请日: 2021-09-28
公开(公告)号: CN113871387A 公开(公告)日: 2021-12-31
发明(设计)人: 任军;徐培;吕向东;盛荣华;李政达 申请(专利权)人: 恒烁半导体(合肥)股份有限公司
主分类号: H01L27/11517 分类号: H01L27/11517;H01L27/11521;H01L27/11519
代理公司: 合肥陆纬知识产权代理事务所(普通合伙) 34218 代理人: 袁浩
地址: 230012 安徽省合肥市庐阳区天*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 改善 边缘 缺陷 存储 阵列 制造 方法 电路 及其 应用
【权利要求书】:

1.一种改善字线边缘缺陷的存储阵列制造方法,其特征在于,所述方法包括:

设置冗余位线,并按照其区域至少覆盖存储阵列单元字线的边缘区域匹配制作位线的光罩;

制备存储阵列单元的位线层;

沉积形成用于制作字线的多晶硅层,并使用字线的光罩来制作字线层。

2.根据权利要求1所述的一种改善字线边缘缺陷的存储阵列制造方法,其特征在于,所述位线层制备包括:在制备完成浅沟道隔离层的晶圆上沉积形成用于制作位线的多晶硅层,并使用所述位线的光罩来制作位线层。

3.根据权利要求1所述的一种改善字线边缘缺陷的存储阵列制造方法,其特征在于,所述位线层包括若干位线多晶硅,所述字线层包括若干字线多晶硅,所述位线多晶硅和字线多晶硅间制备有隔离层。

4.根据权利要求1所述的一种改善字线边缘缺陷的存储阵列制造方法,其特征在于,所述冗余位线数量为8-20根。

5.根据权利要求1所述的一种改善字线边缘缺陷的存储阵列制造方法,其特征在于,所述方法还包括在所述字线上方制作用于连接字线和金属层的接触孔。

6.一种浮栅型闪存电路的制备方法,其特征在于,包括如权利1-5中任意一项所述的存储阵列制造方法。

7.一种浮栅型闪存电路,包括存储阵列单元,其特征在于,所述存储阵列单元采用如权利1-5中任意一项所述的方法制造而成。

8.一种芯片,其特征在于,包括如权利要求7所述的浮栅型闪存电路。

9.一种电子装置,其特征在于,包括如权利要求8所述的芯片。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恒烁半导体(合肥)股份有限公司,未经恒烁半导体(合肥)股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202111140629.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top