[发明专利]构建和调度用于并行处理的任务

说明书

本发明公开了构建和调度用于并行处理的任务。一种逻辑包括：用于构建包括数据项的任务的任务构建器、用于调度任务以由并行处理器处理的任务调度器、被布置成将每个数据项的内容映射到项目ID的数据储存库，以及包括每个项目ID的条目的链表RAM。对于每个新数据项，任务构建器通过启动新链表或将数据项添加到现有链表来创建新任务。在每个链表中，每个数据项的条目记录指向列表中的下一项目ID的指针。任务构建器指示任务中的任一个何时准备好进行调度。任务调度器基于来自任务构建器的指示，识别准备就绪的任务，并且作为响应，遵循相应链表中的指针，以便调度任务的数据项以进行处理。

技术领域

本发明涉及构建和调度用于并行处理的任务。

背景技术

处理器是用于执行机器代码指令的装置。给定处理器被配置成识别指令类型的特定预定义集合，称为处理器的指令集。每个指令类型由相应的操作码和零或更多操作数字段定义。处理器被配置成从存储器获取指令以用于执行。处理器可以包括许多不同种类的子单元，以用于根据正在执行的指令的类型，执行不同类别的操作。例如，处理器可以包括用于响应于算术指令类型而执行整数算术运算的整数算术逻辑单元，用于响应于浮点指令类型而执行浮点运算的浮点算术逻辑单元，以及用于响应于加载和存储指令类型而执行存储器访问操作的加载存储单元。

例如，在精简指令集计算机(RISC)中，加载指令需要至少两个操作数：源存储器地址和在处理器的寄存器文件中指定目的地寄存器的标识符。执行时，加载指令会作用于加载存储单元，以将来自源地址的值加载到目的地寄存器中。取决于指令的类型，逻辑指令可以获取不同数目的操作数。例如，诸如加或乘指令等的逻辑指令可以采用三个操作数：两个在寄存器文件中指定两个相应的源寄存器，一个在寄存器文件中指定目的地寄存器。当执行时，逻辑指令作用于相关逻辑单元，例如整数或浮点算术逻辑单元，以便对指定源寄存器中的值执行相关逻辑操作，并将结果置于指定目的地寄存器中。要执行的操作以及触发哪个逻辑单元以执行此操作将取决于相关指令的操作码。将逻辑操作的结果存储回存储器涉及存储指令。存储指令需要至少两个操作数：一个指定寄存器文件中的源寄存器，一个指定存储器中的目的地地址。当执行时，存储指令作用于加载-存储单元以将指定源寄存器中的值存储到目的地存储器地址。

可以针对特定应用定制诸如图形处理单元(GPU)的专用处理器的一种方式是将一种或多种专用指令类型包括在处理器的指令集中。此类指令类型将执行比响应相关类型的单个机器代码指令的单个实例而触发的简单加载、存储、加或乘等更复杂的操作。例如，这可以是特定的数学运算，例如在相关应用中经常出现的乘法累加(MAC)。相同的操作可以通过通用加和乘指令等的组合来构建，但是与使用更专业化指令集的指令相比，这会降低代码密度。

在某些种类的处理器，例如矢量处理器、SIMD(单指令多数据)或SIMT(单指令多线程)处理器中，处理器包括多个并行处理通道(例如，SIMD通路)。所述并行处理通道中的每一个可以包括相同种类的逻辑单元中的至少一个的相应实例。例如，每个通道可以包括相应的算术逻辑单元(ALU)，例如整数算术逻辑单元或浮点算术逻辑单元。响应于在单个提取操作中提取的相同指令的相同实例的执行，触发不同并行通道中的一些或所有逻辑单元以对不同数据执行相同操作，例如对指定为操作源的矢量寄存器中的矢量的不同元素执行相同操作。例如，每个ALU可操作以执行乘法累加(MAC)，也称为乘加。这需要两个乘法输入(有时称为乘数和被乘数)和加数输入(也称为累加数)，并且将加数添加到两个乘法输入的乘积。MAC可以实施为融合的乘法加法，由此在一个融合步骤中执行乘法累加。每个并行逻辑单元的MAC的结果可以放置在目的地矢量寄存器的相应元件中。

为了利用并行处理资源，可能希望将待处理的数据一起分组到任务中，其中给定任务的数据可以由相同程序并行处理，并且不同任务要由不同程序处理。