[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，主要先形成一栅极结构于一基底上，然后形成一源极/漏极区域于该栅极结构两侧，形成一外延层于源极/漏极区域上，形成一层间介电层于栅极结构上，形成一接触洞于层间介电层内并暴露出该外延层，形成一低应力金属层于该接触洞内，形成一阻障层于该低应力金属层上，再进行一退火制作工艺以形成第一硅化金属层与第二硅化金属层。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种于栅极结构两侧形成接触洞后形成两层硅化金属层于接触洞内的方法。

背景技术

近年来，随着场效晶体管(field effect transistors,FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(fin fieldeffect transistor,Fin FET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子沟道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(draininduced barrier lowering,DIBL)效应，并可以抑制短沟道效应(short channel effect,SCE)。再者，由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的沟道宽度，因而可获得加倍的漏极驱动电流。甚而，晶体管元件的临界电压(threshold voltage)也可通过调整栅极的功函数而加以调控。

然而，在现行鳍状场效晶体管元件制作工艺中，特别是接触插塞的制备阶段时常发生接触电阻(contact resistance)过高的问题进而影响整个元件的运作与电性表现。因此如何改良现有鳍状场效晶体管制作工艺以解决此问题即为现今一重要课题。

发明内容

本发明一实施例公开一种制作半导体元件的方法，其主要先形成一栅极结构于一基底上，然后形成一源极/漏极区域于该栅极结构两侧，形成一外延层于源极/漏极区域上，形成一层间介电层于栅极结构上，形成一接触洞于层间介电层内并暴露出该外延层，形成一低应力金属层于该接触洞内，形成一阻障层于该低应力金属层上，再进行一退火制作工艺以形成第一硅化金属层与第二硅化金属层。

本发明另一实施例公开一种半导体元件，其主要包含一栅极结构设于基底上，一源极/漏极区域设于栅极结构两侧以及一接触插塞设于栅极结构旁的源极/漏极区域上，其中接触插塞细部包含一第一硅化金属层设于源极/漏极区域上以及一第二硅化金属层设于该第一硅化金属层上。

附图说明

图1至图6为本发明一实施例制作一半导体元件的方法示意图。

主要元件符号说明

12:基底

14:栅极结构

16:栅极结构

18:栅极介电层

20:栅极材料层

22:硬掩模

24:间隙壁

26:源极/漏极区域

28:外延层

36:接触洞蚀刻停止层

38:层间介电层

40:高介电常数介电层

42:功函数金属层

44:低阻抗金属层

46:硬掩模

48:接触洞

50:低应力金属层