[发明专利]一种铁电存储器及其制备方法

权利要求书

1.一种铁电存储器的制备方法，其特征在于，包括：

在水平衬底层上通过刻蚀和离子注入形成公共源极；所述公共源极位于所述水平衬底内，且所述第一通孔的两侧壁分别与所述公共源极的上表面不接触；

在水平衬底的上表面形成沟槽，在沟槽内形成多晶硅；

采用离子注入法对多晶硅进行N⁺掺杂，形成pn结；

采用快速热退火法对掺杂的多晶硅进行外延结晶处理；

通过化学气相沉淀方法在所述水平衬底层上依此堆叠第二介质层和牺牲层，形成原始阵列串；

通过刻蚀工艺，在所述原始阵列串形成至少两个第一通孔，且两个所述第一通孔的下表面与所述水平衬底层相接触；

采用原子层沉积工艺，在两个所述第一通孔内依次沉积铁电薄膜层和高介电常数缓冲层，刻蚀两个所述第一通孔底面上的所述铁电薄膜层和所述缓冲层；

利用化学气相沉积工艺，在两个所述第一通孔内和所述原始阵列串表面沉积多晶硅，刻蚀所述原始阵列串表面沉积的多晶硅，所述第一通孔内和所述第一通孔表面沉积的多晶硅形成两个柱型半导体区域；

利用化学气相沉积工艺，在两个柱型半导体区域相邻的表面沉积氧保护层；

刻蚀与两个所述柱型半导体区域相邻的区域形成第二通孔，且所述第二通孔的下表面与所述公共源极相接触；

刻蚀所述牺牲层，并在所述牺牲层的位置沉积控制栅极，刻蚀位于所述第二通孔侧壁上的所述控制栅极，在所述第二通孔内沉积第一介质层；

利用光刻在所述第一介质层上刻蚀出两个引线通孔，且两个引线通孔的底部与所述柱型半导体区域的上表面接触；

在两个引线通孔以及与两个引线通孔相邻的第一介质层上形成引线层；

利用光刻工艺，将第一介质上表面的部分引线层刻蚀掉，保留同时位于两个引线通孔和第一介质上的引线层，通过刻蚀形成引线块。

2.根据权利要求1所述的铁电存储器的制备方法，其特征在于，所述柱型半导体区域的材料为多晶硅，所述柱型半导体区域的圆柱直径为60nm～200nm。

3.根据权利要求1所述的铁电存储器的制备方法，其特征在于，所述铁电薄膜的材料为Zr掺杂HfO₂，Si掺杂HfO₂，Al掺杂HfO₂，Y掺杂HfO₂以及氧化铪基铁电材料中的至少一种或SrBi₂Ta₂O₉，PbTiO₃，BaTiO₃，Pb(Zr，Ti)O₃，(Bi，Nd)₄Ti₃O₁₂，BiFeO₃，YMnO₃中的至少一种；

所述铁电薄膜的厚度介于2nm～100nm之间；

所述缓冲层的材料为Y₂O₃，CeO₂，Al₂O₃，HfO₂，SrTiO₃，(HfO₂)_0.75(Al₂O₃)_0.25中的一种或组合；所述缓冲层的厚度介于3～25nm之间。

4.根据权利要求1所述的铁电存储器的制备方法，其特征在于，所述铁电薄膜的材料为铪锆氧HZO。

5.根据权利要求1所述的铁电存储器的制备方法，其特征在于，所述第一介质层和所述第二介质层的材料均为氧化硅，所述牺牲介质层的材料为氮化硅；

所述第一介质层的厚度介于50～200nm之间，所述第二介质层的厚度介于为50～150nm之间。

6.根据权利要求1所述的铁电存储器的制备方法，其特征在于，所述控制栅电极的材料为氮化钛、钨、铝、多晶硅中的一种或者多种组合；所述控制栅极的厚度介于30～100nm之间。