[发明专利]可编程器件的时钟规划方法、装置、电子设备及存储介质

说明书

本发明公开了一种可编程器件的时钟规划方法、装置、电子设备及存储介质，属于集成电路领域。它包括开始；收集硬件信息；确定各个时钟电路单元之间的连接关系；对各个时钟电路单元进行聚类；设置各个时钟电路的规划顺序；按制定的规划顺序规划各个时钟电路；对整个时钟电路的规划结果进行调整优化；结束。本发明简化了时钟规划过程，提高了时钟规划速度，不仅计算方法较简单，计算量不大、灵活性高、能对时钟资源进行合理放置，而且降低了时钟规划的实现难度、减少了运行时间，能适应更多应用场景。

技术领域

本发明属于集成电路技术领域，涉及现场可编程逻辑器件(简称可编程逻辑器件)集成电路软件工具设计技术，尤其涉及一种可编程器件的时钟规划方法、装置、电子设备及存储介质。

背景技术

目前可编程器件(也即可编程逻辑器件)的时钟电路单元已经超过亿门级别，时钟电路工作频率已经超过1GHz，时钟电路为可编程器件内部的其他超高速处理电路提供高频时钟信号。在可编程器件EDA软件工具的逻辑综合、映射、布局、布线和生成位流的工作流程中，布局阶段的时钟规划功能主要作用是合理的分配可编程器件的时钟资源，提高可编程器件电路系统的工作速度。

因为受可编程器件(如芯片)的面积、功耗、成本等限制，相对其他资源，可编程器件的时钟资源少很多。而实际的用户设计中，大量逻辑资源需要时钟信号，有限的时钟资源分配不好时会限制时钟的最高频率，进而降低整个可编程器件电路系统的工作速度。

发明内容

本发明实施例提供一种可编程器件的时钟规划方法、装置、电子设备及存储介质，以解决目前的时钟规划方法不能同时满足计算量较小且灵活性较大的问题。

本发明的技术方案如下：提供一种可编程器件的时钟规划方法，所述方法包括如下步骤：

将可编程器件划分为多个时钟区域，获取每个所述时钟区域的硬件信息；

获取待规划的时钟电路的时钟信息，根据所述时钟信息将所述时钟电路划分为多个时钟电路单元，并确定各个时钟电路单元之间的连接关系；

根据所述时钟电路单元之间的连接关系对所述时钟电路单元进行聚类，得到多个时钟聚类电路，每个时钟聚类电路包括至少一个时钟电路单元；

获取每个时钟聚类电路内部不同时钟电路单元的子规划顺序，以及不同类的时钟聚类电路之间的规划顺序；

根据所述子规划顺序对每个时钟聚类电路内部不同时钟电路单元进行子布局规划，得到子规划结果，根据所述规划顺序对不同类的时钟聚类电路进行布局规划，得到规划结果；

根据所述子规划结果和规划结果获取每个所述时钟区域中时钟资源的布局密度，根据所述时钟区域的布局密度对时钟电路的规划结果进行调整优化。

优选的，所述获取每个时钟聚类电路内部不同时钟电路单元的子规划顺序，以及不同类的时钟聚类电路之间的规划顺序，包括：

根据时钟电路单元的限制条件的类型和结构复杂程度确定各个时钟电路单元的优先级；

根据所述优先级获取各个时钟聚类电路内部不同时钟电路单元的子规划顺序；

根据不同类的时钟聚类电路之间的连接关系，得到各个时钟聚类电路的规划顺序。

优选的，所述根据所述子规划顺序对每个时钟聚类电路内部不同时钟电路单元进行子布局规划，得到子规划结果包括：

根据所述硬件信息和用户设计信息，获取所述时钟区域内当前可用的时钟资源；

以优先级最高的时钟电路单元为中心，从中心向四周按照连接关系和子规划顺序将时钟聚类电路切分为多个小块时钟电路，所述小块时钟电路包括至少一个时钟电路单元；