[发明专利]像素电路

权利要求书

1.一种像素电路，包含：

一发光单元；

一第一晶体管，耦接该发光单元，用以响应于一第一节点的电压导通；

一驱动电路，用以提供对应于一第二节点的电压的一驱动电流至该第一晶体管；

一脉冲宽度判定电路，用以根据该像素电路的信号时序来选择性地将一第一驱动信号传递至该第一节点以导通该第一晶体管而决定该驱动电流的一脉冲宽度；

一驱动振幅判定电路，耦接该第二节点，用以响应于一栅极信号以将一数据信号传递至该第二节点来决定该驱动电流的振幅大小；以及

一重置电路，用以在一重置信号的电压变化时重置该第一节点的电压和该第二节点的电压。

2.如权利要求1所述的像素电路，其中该驱动电路包含：

一第二晶体管，包含一第一端、一第二端以及一控制端，该第二晶体管的该第二端耦接该第一晶体管的一第一端，该第二晶体管的该控制端耦接该第二节点；以及

一第三晶体管，包含一第一端、一第二端以及一控制端，该第三晶体管的该第一端耦接该第二节点，该第三晶体管的该第二端耦接该第一晶体管的该第一端，该第三晶体管的该控制端用以接收一补偿信号。

3.如权利要求2所述的像素电路，其中该驱动电路还包含：

一第一电容，包含一第一端以及一第二端，该第一电容的该第一端耦接该第二晶体管的该第一端，该第一电容的该第二端耦接该第二节点。

4.如权利要求2所述的像素电路，其中该第二晶体管的该第一端耦接该脉冲宽度判定电路，并用以接收该第一驱动信号。

5.如权利要求2所述的像素电路，其中该第二晶体管的该第一端用以接收一第二驱动信号。

6.如权利要求1所述的像素电路，其中该脉冲宽度判定电路包含：

一第四晶体管，包含一第一端、一第二端以及一控制端，该第四晶体管的该第一端耦接一第三节点，该第四晶体管的该第二端耦接该第一节点，该第四晶体管的该控制端用以接收一发光信号；

一第五晶体管，包含一第一端、一第二端以及一控制端，该第五晶体管的该第一端用以接收该第一驱动信号，该第五晶体管的该控制端耦接一第四节点，该第五晶体管的该第二端耦接该第三节点；

一第六晶体管，包含一第一端、一第二端以及一控制端，该第六晶体管的该第一端耦接该第四节点，该第六晶体管的该第二端耦接该第三节点，该第六晶体管的该控制端用以接收一补偿信号；

一第七晶体管，包含一第一端、一第二端以及一控制端，该第七晶体管的该第一端用以接收一第一数据信号，该第七晶体管的该第二端耦接该第五节点，该第七晶体管的该控制端用以接收一第一栅极信号；

一第二电容，包含一第一端以及一第二端，该第二电容的该第一端用以接收一脉冲信号，该第二电容的该第二端耦接一第五节点；以及

一第三电容，耦接于该第四节点以及该第五节点之间。

7.如权利要求6所述的像素电路，其中该驱动振幅判定电路包含：

一第八晶体管，包含一第一端、一第二端以及一控制端；以及

一第四电容，包含一第一端及一第二端，该第四电容的该第一端耦接该第八晶体管的该第二端，该第四电容的该第二端耦接该第二节点。

8.如权利要求7所述的像素电路，其中当该第八晶体管的该控制端用以接收该第一栅极信号时，该第八晶体管的该第一端用以接收一第二数据信号。

9.如权利要求7所述的像素电路，其中当该第八晶体管的该控制端用以接收一第二栅极信号时，该第八晶体管的该第一端用以接收该第一数据信号。

10.如权利要求1所述的像素电路，其中该重置电路包含：

一第九晶体管，包含一第一端、一第二端以及一控制端，该第八晶体管的该第一端耦接该第一节点，该第九晶体管的该第二端用以接收一第三驱动信号，该第九晶体管的该控制端用以接收该重置信号；

一第五电容，包含一第一端以及一第二端，该第五电容的该第一端耦接该第一节点，该第五电容的该第二端用以接收该第三驱动信号；

一第十晶体管，包含一第一端、一第二端以及一控制端，该第十晶体管的该第一端用以接收该重置信号，该第十晶体管的该第二端耦接该第二节点，该第十晶体管的该控制端与该第十晶体管的该第一端耦接于一第六节点；以及

一第十一晶体管，包含一第一端、一第二端以及一控制端，该第十一晶体管的该第一端耦接该第四节点，该第八晶体管的该第二端与该第十一晶体管的该控制端耦接于该第六节点。