[发明专利]一种双极结型晶体管及其制备方法在审
申请号: | 202111113203.8 | 申请日: | 2021-09-23 |
公开(公告)号: | CN113851526A | 公开(公告)日: | 2021-12-28 |
发明(设计)人: | 周春宇;尚建蕊;李作为;关义春;李书林;耿欣;蒋巍;乔世峰 | 申请(专利权)人: | 燕山大学 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/10;H01L29/73;H01L21/331 |
代理公司: | 北京市诚辉律师事务所 11430 | 代理人: | 刘婷;朱伟军 |
地址: | 066004 河北*** | 国省代码: | 河北;13 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 双极结型 晶体管 及其 制备 方法 | ||
本申请属于半导体集成电路技术领域,特别是涉及一种双极结型晶体管及其制备方法。现有双极结型晶体管增益小特征频率小,并要求小尺寸化。本申请提供了一种双极结型晶体管,在第一方向上,包括依次设置的n型Si衬底、p+发射区、SiO2浅沟道隔离结构、SiO2层、鳍型半导体n型基区、SiC应变外延层和P型集电区,第一方向为由衬底指向P型集电区的方向;鳍型半导体n型基区上设置有P型集电区;SiO2层上设置有发射极接触,SiC应变外延层上设置有基极接触,P型集电区上设置有集电极接触;SiC应变外延层对鳍型半导体n型基区和P型集电区同时施加单轴压应力,空穴迁移率增加,减小基区与集电区渡越时间,增加器件的特征频率。
技术领域
本申请属于半导体集成电路技术领域,特别是涉及一种双极结型晶体管及其制备方法。
背景技术
从1948年发明的点接触晶体三极管,到50年代初发展成结型三极管即所称的双极结型晶体管(BJT),再到目前为止,已经广泛应用于广播、通信、雷达等领域,起着放大、振荡、开关等作用,主要分为NPN型和PNP型。
为了满足使用要求,高集成度芯片要求BJT小尺寸化,并与互补金属氧化物半导体(CMOS)集成。从1999年,第一个CMOS鳍型场效应晶体管(FinFET)诞生,到2011年Intel公司宣布推出22nm-FinFET工艺技术,目前FinFET工艺技术已经成为各大厂商在小尺寸集成电路制造上的主流制造工艺。因此,BJT与鳍式场效应晶体管(FinFET)制造工艺相兼容显得尤为重要。
发明内容
1.要解决的技术问题
为了现有的双极结型晶体管增益小特征频率小,并要求小尺寸化的问题,本申请提供了一种双极结型晶体管及其制备方法。
2.技术方案
为了达到上述的目的,本申请提供了一种双极结型晶体管,在第一方向上,包括依次设置的n型Si衬底、p+发射区、SiO2浅沟道隔离结构、SiO2层、鳍型半导体n型基区、SiC应变外延层和P型集电区,所述第一方向为由所述衬底指向所述P型集电区的方向;所述鳍型半导体n型基区上设置有所述P型集电区;所述SiO2层上设置有发射极接触,所述SiC应变外延层上设置有基极接触,所述P型集电区上设置有集电极接触;所述SiC应变外延层对所述鳍型半导体n型基区和所述P型集电区同时施加单轴压应力。
本申请提供的另一种实施方式为:所述p+发射区与所述鳍型半导体n型基区宽度相同。
本申请提供的另一种实施方式为:所述鳍型半导体n型基区包括本征基区和非本征基区,所述本征基区与所述p型集电区接触,所述本征基区由p型集电区三面包裹,所述P型集电区在三个方向从所述鳍型半导体n型基区抽取空穴;所述非本征基区包裹于SiC应变外延层内。
本申请提供的另一种实施方式为:所述p+发射区宽度为10nm~20nm;所述鳍型半导体n型基区宽度为10nm~20nm,所述鳍型半导体n型基区高度为21nm~41nm。
本申请还提供一种制备双极结型晶体管的方法,其特征在于:所述方法与22nm鳍型场效应晶体管制备工艺相兼容。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于燕山大学,未经燕山大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111113203.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:投料机及投料系统
- 下一篇:一种融合双语词典的蒙汉神经机器翻译方法
- 同类专利
- 专利分类