[发明专利]一种数据流加解密的方法、电子设备及芯片系统

说明书

本发明公开了一种数据流加解密的方法，当主控模块调用第一发送接收接口模块时，第一发送接收接口模块接收数据并根据调用指令将数据存储在指定的DRAM模块；当主控模块调用加解密模块时，加解密模块根据调用指令对指定的DRAM模块存储的数据进行加解密操作获得加解密数据，并将加解密数据存储在另外指定的DRAM模块；当主控模块调用第二发送接收接口模块，第二发送接收接口模块根据指令将指定的DRAM模块存储的加解密数据发送。本方法实现了数据流的接收，加解密数据处理和发送的同时进行，提高了数据流加解密的性能和数据处理速度。

技术领域

本发明涉及信息安全领域，特别涉及一种数据流加解密的方法、电子设备及芯片系统。

背景技术

在SoC加密系统中，数据流加密的过程中通常会使用数据发送接收接口模块以及加解密模块，在现有技术中，通常第一发送接收接口模块接收到数据后，通过第一直接存储器访问模块将数据传送给加解密模块进行加解密操作，加解密模块将经过加解密的数据通过第二直接存储器访问模块发送给第二发送接收模块，第二发送接收模块发送加解密数据。由于这些模块之间属于单向传输，因此加解密模块接收待加解密的数据和发送加解密的数据无法同时进行，需要根据总线仲裁机制的判断来执行其中一项操作，因此数据流加解密的性能较低，数据处理速度慢。

发明内容

本发明提供了一种数据流加解密的方法及装置，解决了上述技术问题。

本发明提供的一种数据流加解密的方法，该方法包括：

步骤1，主控模块上电；

步骤2，主控模块调用第一发送接收接口模块，第一发送接收接口模块接收数据并将数据存储在第一DRAM模块；

步骤3，主控模块同时调用第一发送接收接口模块和加解密模块，第一发送接收接口模块接收数据并将数据存储在第二DRAM模块，同时加解密模块对第一DRAM模块存储的数据进行加解密操作获得加解密数据，并将所得加解密数据存储在第三DRAM模块；

步骤4，主控模块同时调用第一发送接收接口模块、加解密模块和第二发送接收接口模块，第一发送接收接口模块接收数据并将数据存储在第一DRAM模块，同时加解密模块对第二DRAM模块存储的数据进行加解密操作获得加解密数据，并将所得加解密数据存储在第四DRAM模块，同时第二发送接收接口模块发送第三DRAM模块存储的加解密数据；

步骤5，主控模块判断是否还有数据需要处理，如果是，执行步骤8；如果否，执行步骤6-7：

步骤6，主控模块同时调用加解密模块和第二发送接收接口模块，加解密模块对第一DRAM模块存储的数据进行加解密操作获得加解密数据，并将所得加解密数据存储到第三DRAM模块，同时第二发送接收接口模块发送第四DRAM模块存储的加解密数据；

步骤7，主控模块调用第二发送接收接口模块，第二发送接收接口模块发送第三DRAM模块存储的加解密数据，结束；

步骤8，主控模块同时调用第一发送接收接口模块、加解密模块和第二发送接收接口模块，第一发送接收接口模块接收数据并将数据存储到第二DRAM模块，同时加解密模块对第一DRAM模块存储的数据进行加解密操作获得加解密数据，并将所得加解密数据存储到第三DRAM模块，同时第二发送接收接口模块发送第四DRAM模块存储的加解密数据；

步骤9，主控模块判断是否还有数据需要处理，如果是，返回步骤4，如果否，执行步骤10；

步骤10，主控模块同时调用加解密模块和第二发送接收接口模块，加解密模块对第二DRAM模块存储的数据进行加解密操作获得加解密数据，并将所得加解密数据存储到第四DRAM模块，同时第二发送接收接口模块发送第三DRAM模块存储的加解密数据；

步骤11，主控模块调用第二发送接收接口模块，第二发送接收接口模块发送第四DRAM模块存储的加解密数据，结束。