[发明专利]一种基于FPGA的SATA IP核及数据存储方法

权利要求书

1.一种基于FPGA的SATA IP核，其特征在于，包括RAID阵列逻辑模块、多个SATA接口模块和多个通信接口模块；各个所述SATA接口模块和各个通信接口模块均与所述RAID阵列逻辑模块连接；各个所述SATA接口模块均连接有硬盘，其中，

RAID阵列逻辑模块，用于通过所述通信接口模块获取外部输入数据并通过多个所述SATA接口模块将所述外部输入数据写入到对应的硬盘；还用于通过多个所述SATA接口模块从硬盘中读出数据，并通过所述通信接口模块将数据输出。

2.根据权利要求1所述的基于FPGA的SATA IP核，其特征在于，还包括缓冲管理模块，所述RAID阵列逻辑模块和外部存储芯片分别与所述缓冲管理模块连接；

所述缓冲管理模块，用于将数据缓冲到外部存储芯片中。

3.根据权利要求1所述的基于FPGA的SATA IP核，其特征在于，还包括智能管理模块，所述智能管理模块与所述RAID阵列逻辑模块连接，用于对所述RAID阵列逻辑模块中的数据流进行监测，并根据监测结果进行调度。

4.根据权利要求1所述的基于FPGA的SATA IP核，其特征在于，所述RAID阵列逻辑模块包括RAID逻辑单元、多个SATA控制逻辑单元和多个FIFO；多个所述SATA控制逻辑单元和多个所述FIFO均与所述RAID逻辑单元连接，多个所述FIFO与所述通信接口模块连接；各个所述SATA控制逻辑单元分别连接到各个所述SATA接口模块；其中，

RAID逻辑单元，用于通过多个所述FIFO获取外部输入数据并通过多个所述SATA控制逻辑单元控制对应的SATA接口模块进行存储；还用于通过多个SATA控制逻辑单元从所述SATA接口模块中读出数据。

5.根据权利要求4所述的基于FPGA的SATA IP核，其特征在于，所述SATA控制逻辑单元包括控制接口和数据接口，

所述控制接口，用于与RAID逻辑单元发送和接收指令信息；

所述数据接口，用于传输数据信息。

6.根据权利要求5所述的基于FPGA的SATA IP核，其特征在于，所述控制接口包括寄存器接口和指令FIFO接口，

所述寄存器接口，用于读取运行状态数据；

所述指令FIFO接口，用于写入指令信息。

7.根据权利要求5所述的基于FPGA的SATA IP核，其特征在于，所述数据接口包括多个FIFO接口，所述FIFO接口用于写入数据或读出数据。

8.根据权利要求1所述的基于FPGA的SATA IP核，其特征在于，所述通信接口模块包括接口管理单元和多个高速串口，所述接口管理单元分别与所述RAID阵列逻辑模块和多个所述高速串口连接；其中，

高速串口，用于数据传输；

接口管理单元，用于对多个所述高速串口进行管理。

9.根据权利要求8所述的基于FPGA的SATA IP核，其特征在于，还包括LVDS总线接口，所述LVDS总线接口与所述接口管理单元连接。

10.一种如权利要求1-9中任意一项所述的基于FPGA的SATA IP核的数据存储方法，其特征在于，包括以下步骤：

获取读写指令参数信息；

根据读写指令参数信息提取当前的存储信息并展示给用户；

获取用户输入的启动信号；

根据启动信号采用预置的基于FPGA的SATA IP核对数据进行读写操作。