[发明专利]一种高隧道电阻的铁电隧道结忆阻器及其制备方法和应用

说明书

本发明属于微电子技术领域，涉及一种高隧道电阻的铁电隧道结忆阻器及其制备方法和应用，该忆阻器包括:自下而上依次设置有基底、底部金电极层、异质结层；所述异质结层为CuInP₂S₆/MoS₂垂直异质结，作为介质层。利用两种不同的二维材料，并将它们形成垂直异质结，呈现出高速和低电压介导的忆阻器。

技术领域

本发明属于微电子技术领域，涉及一种高隧道电阻的铁电隧道结忆阻器及其制备方法和应用。

背景技术

公开该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不必然被视为承认或以任何形式暗示该信息构成已经成为本领域一般技术人员所公知的现有技术。

对于当今的忆阻器，高灵敏度，高稳定性，快速读取模式至关重要。具有连续电场可控电阻状态的基于铁电隧道结(FTJ)的忆阻器被认为是高密度存储器和先进的神经形态计算架构的有希望的候选者。目前，相关的研究并不成熟，主要的原因是铁电隧道结中传统的铁电薄膜材料当其尺寸降低到纳米尺度时，由于受到表面效应以及尺寸效应等的影响,其居里温度和极性大小会随着薄膜厚度的减小而降低，当铁电薄膜厚度低于某个临界值时,铁电性就会消失或者极化会由面外转变为面内。而且由于两端电极和中心区界面处的电荷累积导致的退极化效应，铁电层不能做得太薄，导致这类铁电隧道结难以满足器件尺寸最小化的要求。

同时，现有的铁电隧道结忆阻器速度慢，隧道电阻小，难以满足对于高速、低电压介导的忆阻器的要求。传统的制备铁电隧道结忆阻器的方法，过程复杂，并且无法减小器件厚度，难以获得小尺寸器件。因此，如何减小忆阻器的尺寸，降低器件厚度，同时，提高隧道电阻和速度，获得低电压介导的忆阻器成为亟待解决的技术问题。

发明内容

为了解决目前铁电隧道结忆阻器速度慢，隧道电阻小，器件厚度大等缺点，本发明提出了一种高隧道电阻的铁电隧道结忆阻器及其制备方法和应用。利用两种不同的二维材料，并将它们形成垂直异质结，呈现出高速和低电压介导的忆阻器。

具体地，本发明是通过如下技术方案实现的：

在本发明的第一方面，一种高隧道电阻的铁电隧道结忆阻器，所述忆阻器包括:自下而上依次设置有基底、底部金电极层、异质结层；所述异质结层为CuInP₂S₆/MoS₂垂直异质结，作为介质层。

在本发明的第二方面，一种高隧道电阻的铁电隧道结忆阻器的制备方法，包括：(1)、利用粘有CuInP₂S₆二维材料的金胶带，将CuInP₂S₆二维材料转移到有电极层的基底上，去除胶带；(2)、采用机械剥离法获得MoS₂二维材料，将MoS₂放到转移系统上，定向压到已有CuInP₂S₆的基底上，同时加热。

在本发明的第三方面，一种高隧道电阻的铁电隧道结忆阻器和/或高隧道电阻的铁电隧道结忆阻器的制备方法在微电子器件中的应用。

本发明一个或多个实施例具有以下有益效果：

(1)、在搭建异质结时，电极、CuInP₂S₆(CIPS)和MoS₂在同一竖直结构处，电子除了横向流动之外，还可以在两种材料之间直接隧穿，保证忆阻器的隧道电阻更大，存储效果更好。

(2)、该忆阻器能够实现二维材料大隧道电阻的铁电隧道结，稳定性好，持久性强，成本低且制作工艺简单，可实现大规模生产，有极大的应用价值。

附图说明

构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。以下，结合附图来详细说明本发明的实施方案，其中：