[发明专利]神经元核控制方法及设备、处理芯片

说明书

本发明实施例提供了一种神经元核控制方法及设备、处理芯片，涉及控制技术领域。神经元核控制方法包括：将脉冲神经网络的多层分别映射到处理芯片的神经元核中；对于每个神经元核，基于神经元核被映射的脉冲神经网络的层的层数，设置神经元核的局部延迟参数；各神经元核的局部延迟参数基于被映射的脉冲神经网络的层的层数依次增大；对于每个神经元核，神经元核根据获取的控制信号、全局同步信号以及神经元核的局部延迟参数，控制启动对接收到的输入脉冲信号的处理。本发明中，在对处理芯片中神经元核的启动顺序进行控制时，通过为各神经元核设置局部延迟参数来控制映射脉冲神经网络不同层的神经元核的启动顺序，规整性和扩展性较好。

技术领域

本发明涉及控制技术领域，具体涉及一种神经元核控制方法及设备、处理芯片。

背景技术

深度神经网络(Deep Neural Networks，简称DNN)的研究近年来取得了飞速发展并得到初步应用。然而深度神经网络算法通常需要消耗大量的算力，大量的算力消耗也会带来更大的功耗，例如经典的深度卷积网络(CNN)模型AlexNet，需要进行至少7.2亿次的乘法运算，一般功耗在10瓦到100瓦左右。

为了提升分类精度，深度神经网络的结构也越来越复杂，目前已经出现超过了1000层的深度神经网络，即使在边缘端，深度神经网络一般都需要50层左右。由于芯片算力资源和存储资源的限制，在对复杂的深度神经网络进行硬件加速时，由于芯片计算资源、存储资源的限制，很少能够将整个深度神经网络一次性映射到芯片上。目前一般会采用流线化运算方式，例如将第一层映射到芯片上，芯片进行运算，同时将第二层的权重准备好，芯片将第一层算完后，进行第二层运算。以此类推，直到全部层运算完毕。

脉冲神经网络(Spiking Neural Network，简称SNN)近年来以其低功耗和更接近人脑的特点吸引了学术界和产业界的关注。在脉冲神经网络中，轴突是接收脉冲的单元，神经元是发送脉冲的单元，一个神经元通过树突连接到多个轴突，树突和轴突的连接点称为突触。轴突接收到脉冲后，所有和这一轴突有突触连接的树突会收到脉冲，进而影响到树突下游神经元。神经元将来自多个轴突的脉冲相加并与之前的膜电压累加，如果数值超过阈值，就向下游发送一个脉冲。脉冲神经网络内传播的是1比特的脉冲，脉冲的激活频率比较低，并且只需要加减法运算，没有乘法运算，算力消耗和功耗都较深度神经网络更低；由此，可以将深度神经网络脉冲化转成脉冲神经网络，从而能够充分利用脉冲神经网络的低功耗优势。

在芯片的神经元核中映射脉冲神经网络的各层后，需要对各神经元核的启动顺序进行控制。图1为现有的控制芯片中神经元核启动的示意图，芯片中包括同步控制器100与3×3阵列的神经元核200，同步控制器100为每个神经元核设置对应的启动信号，并将各启动信号发送到对应的神经元核，各神经元核在检测到接收的启动信号处于高电平时进行运算，从而实现了各神经元核200的启动顺序的控制。

然而，在现有的神经元核启动控制的过程中，同步控制器100在对各神经元核200的启动顺序的进行控制时，需要设置每个神经元核200都有连接于同步控制器100的启动信号，该启动信号在芯片物理实现上没有规律性，破坏了神经元核阵列的规整性；当阵列较大时，同步控制器100周围的布线容易堵塞，导致出现信号传输故障。并且，无法适用于由深度神经网络脉冲化得到的神经网络需要映射到多芯片的使用场景。

发明内容

本发明的目的是提供了一种神经元核控制方法及设备、处理芯片，在对处理芯片中神经元核的启动顺序进行控制时，通过为各神经元核设置局部延迟参数来控制映射脉冲神经网络不同层的神经元核的启动顺序，规整性和扩展性较好，同时避免单纯通过控制器针对多个神经元核分别控制时出现信号故障问题；并且适用于脉冲神经网络映射到多个芯片的场景。