[发明专利]金属互连结构及其制造方法

说明书

本发明提供了一种金属互连结构及其制造方法，应用于半导体技术领域。具体的，增厚覆盖在介质层表面上的第一缓冲层的厚度，从而避免了由于第一缓冲层厚度较薄，导致金属层对介质层等介质刻蚀选择比低，从而在分步刻蚀第二缓冲层、金属层和第一缓冲层的过程中，由于前一刻蚀过程中存在过刻蚀的问题，导致待执行第一缓冲层的刻蚀工艺时，第一缓冲层的厚度太薄，而发生过刻蚀位于其下的介质层的问题，从而使剩余的介质层厚度不达标，进而降低了半导体器件的性能和产品市场竞争力的问题。

技术领域

本发明涉及半导体技术领域，特别涉及一种金属互连结构及其制造方法。

背景技术

在半导体制造领域，刻蚀工艺是重要的技术之一。刻蚀是指利用化学或物理方法有选择性地从硅片表面去除不需要的材料的过程。从工艺上分类，刻蚀可以分为湿法刻蚀和干法刻蚀。大部份的湿蚀刻液均是等向性，换言之，对刻蚀接触点之任何方向腐蚀速度并无明显差异，而干法刻蚀其是利用电浆来进行半导体薄膜材料的蚀刻加工，其可以严格控制纵向和横向的刻蚀过程。目前，金属铝作为内部互连线和键合块材料，仍然广泛应用于DRAM和Flash等存储器中，以及各种逻辑产品中。

目前，已有的金属互连结构的常规制造方法具体如下：在形成有器件结构的衬底上依次沉积介质层(氧化物层)、金属层(如金属铝)和图案化的光刻胶层，然后，再以所述图案化的光刻胶层为掩膜，并利用刻蚀工艺分步刻蚀金属层和介质层。由于在常规的金属互连结构制造方法中不同金属层之间要实现绝缘，所以，刻蚀时金属层下方的氧化物介质层通常要有一定的刻蚀损失(Loss)量，以确保金属层刻蚀完全，进而避免金属残留引起的金属层之间的短路问题。

然而，位于金属层下方的氧化物介质层的另一作用是用于多层金属层之间的绝缘，因此，在利用常规方法形成金属互连结构的时候，为了保证金属层刻蚀完全的同时，则必定存在过刻蚀氧化物介质层的问题，而氧化物介质层的过刻蚀，则会导致相邻两层金属之间的氧化物介质层的厚度无法精确控制，进而降低了相邻两层金属之间的绝缘性，最终造成引起半导体器件失效的问题。

发明内容

本发明的目的在于提供一种金属互连结构及其制造方法，以解决工艺中因金属层对位于其下方的介质层的刻蚀选择比低，造成的介质层过刻蚀，进而导致金属层下方剩余的介质层厚度不达标，降低半导体器件的性能和产品市场竞争力的问题。

第一方面，为实现上述目的，本发明提供了一种金属互连结构的制造方法，包括：

S1，提供一半导体衬底，所述半导体衬底上形成有器件结构以及沿远离所述半导体衬底的方向依次堆叠在所述器件结构表面上的介质层、第一缓冲层、金属层、第二缓冲层和图案化的光刻胶层；

S2，以所述图案化的光刻胶层为掩膜，刻蚀所述第二缓冲层，以在所述第二缓冲层中形成至少暴露出所述金属层的顶面的第一开口；

S3，沿所述第一开口去除所述第一开口中的部分厚度的金属层，以在所述金属层中形成暴露出剩余部分的所述金属层的第二开口；

S4，沿所述第二开口去除所述第二开口中剩余部分的所述金属层，以在所述金属层中形成至少暴露出所述第一缓冲层的顶面的第三开口；

S5，以所述介质层为刻蚀停止层，沿所述第三开口刻蚀去除所述第三开口中的所述第一缓冲层，以形成所述器件结构的金属互连结构，其中，所述第一缓冲层的厚度与所述第二缓冲层的厚度的比值范围为4:1～6:1。

进一步的，所述第一缓冲层和所述第二缓冲层的材料可以包括钛和/或氮化钛，所述第一缓冲层的厚度范围可以为：

进一步的，在步骤S2中刻蚀所述第二缓冲层的刻蚀工艺可以为干法刻蚀工艺，所述干法刻蚀工艺的工艺条件可以为：刻蚀气体为氯气和三氯化硼的混合气体，刻蚀压力的范围可以为7mT～10mT，刻蚀偏压功率可以为100W～140W。