[发明专利]基于RISC v自定义指令集拓展的音频降噪加速器系统、方法

说明书

本发明请求保护一种基于RISC v自定义指令集拓展的音频降噪加速器系统、方法，属于集成电路技术领域，主要包括：E203_CORE、NICE_CORE、NICE_Interface、E203_SOC、音频编解码WM8731模块、音频降噪FxLMS算法。其中E203_CORE通过NICE_Interface与NICE_CORE相连接，E203_CORE、NICE_CORE与相关外设端口一同组成E203_SOC，E203_SOC与音频编解码WM8731模块相连接，音频降噪FxLMS算法通过软件编程下载到RISC v处理器核内运行。创新点在于相比较ARM指令集架构的处理器而言，采用RISC v自定义指令集的处理器能够对音频降噪FxLMS算法中特定的运算部分进行加速；本发明可以更加优化面积、功耗、颗粒度等问题，同时提高算法的灵活性和可行性。

技术领域

本发明属于集成电路技术领域，具体涉及到一种基于RISC v自定义指令集拓展的音频降噪加速器系统及方法。

背景技术

随着经济的发展和技术的不断进步，音频降噪系统的应用场景越来越多，例如车内降噪、燃气站内降噪、耳机降噪等。但是目前往往采取的还是物理隔绝噪声源等被动降噪的方式，采用主动降噪让声源信号叠加相消的方式往往具备硬件实现困难，改进的优良算法很难用FPGA进行硬件实现，因此采用软件实现方式将会使得改进的算法能够实现，这将会是解决音频降噪算法实现困难的一种重要手段。

同时，RISC v作为一种新兴的指令集架构，具备了开源和后发优势。针对嵌入式领域而言，采用这种指令集架构的软核能够自定义指令，针对算法中的乘积累加结构和卷积结构，能定制出专用的加速单元电路，实现音频降噪专用设计领域。随着国内对于RISC v指令集架构的热烈推崇，这样的专用领域SOC芯片设计将能得到更大的发展。

然后，随着国内AIOT的兴起，针对处理器核的运行速度等问题，出现了很多不同类型的加速器，常见的如针对图像的神经网络加速器，其中又有很多的类型，但是传统的硬件FxLMS算法实现并没有合适的加速器对其进行特定运算加速，乘法器和加法器随着算法的复杂度上去之后使硬件实现FxLMS算法更具备挑战性，因此采用FPGA+MCU架构的软硬件协同，用软件进行算法实现，硬件针对特定运算进行加速，将在音频降噪系统中展现新的方向和可能。

传统的降噪方式如提取多个噪声音频信号的幅度值角度值然后利用神经网络进行训练确定出一个纯净音频信号的复数谱，然后将得到的复数谱进行逆变换，最后根据这个逆变换去进行音频降噪。这样的方式往往不具备灵活性，针对不同的噪声源就需要进行重新训练，同时这样的方式也不具备采用软硬件协同处理的灵活性，因此本发明基于RISCv自定义指令集拓展的音频降噪加速器系统将为音频降噪提供一种新的方法。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种基于RISC v自定义指令集拓展的音频降噪加速器系统及方法，本发明能够实现算法的灵活可更改性，传输的稳定性，运算快速性、专用性强的音频降噪系统，本系统能够广泛用于汽车降噪、耳机降噪、高铁飞机降噪等声源降噪领域，本发明的技术方案如下：

一种基于RISC v自定义指令集拓展的音频降噪加速器系统，其包括：E203_CORE(蜂鸟E203开源处理器内核)、NICE_CORE(自定义协处理器)、NICE_Interface(主处理器与协处理器之间的接口电路)、E203_SOC(以E203为内核搭建的片上系统)、音频编解码WM8731模块、音频降噪FxLMS算法，其中，