[发明专利]内存访问方法及装置

说明书

本说明书一个或多个实施例提供一种内存访问方法及装置，其中，所述方法包括：处理器响应于获取到的内存访问指令，确定所述内存访问指令携带的逻辑地址，所述逻辑地址中包括目标内存空间在目标地址段中对应的段偏移量；所述处理器将所述段偏移量与段号寄存器中预存储的目标段号进行拼接以生成线性地址，所述目标地址段的段基址包含位于高位的所述目标段号和位于低位的若干零值逻辑位，且所述零值逻辑位与所述段偏移量的位数相同；所述处理器根据所述线性地址访问内存中的所述目标内存空间。

技术领域

本说明书一个或多个实施例涉及计算机技术领域，尤其涉及一种内存访问方法及装置。

背景技术

在区块链技术中，智能合约通常以字节码的形式运行在虚拟机中，而字节码的执行效率主要受内存访问方式的影响，例如在段式存储管理的相关技术中，CPU在接收到字节码中内存访问指令携带的逻辑地址后，会进一步将该逻辑地址与所需访问的内存空间所在地址段的段基址相加以得到线性地址，然后基于相加得到的线性地址作为最终的访存地址访问内存，因此，相关技术在访存过程中总是需要通过一次算术运算才能得到真正用于访问内存的地址，而算术运算需要调用处理器的ALU（arithmetic and logic unit，算术逻辑单元）部件，这增大了访存指令的处理延迟。

发明内容

有鉴于此，本说明书一个或多个实施例提供一种内存访问方法及装置。

为实现上述目的，本说明书一个或多个实施例提供技术方案如下：

根据本说明书一个或多个实施例的第一方面，提出了一种内存访问方法，包括：

处理器响应于获取到的内存访问指令，确定所述内存访问指令携带的逻辑地址，所述逻辑地址中包括目标内存空间在目标地址段中对应的段偏移量；

所述处理器将所述段偏移量与段号寄存器中预存储的目标段号进行拼接以生成线性地址，所述目标地址段的段基址包含位于高位的所述目标段号和位于低位的若干零值逻辑位，且所述零值逻辑位与所述段偏移量的位数相同；

所述处理器根据所述线性地址访问内存中的所述目标内存空间。

根据本说明书一个或多个实施例的第二方面，提出了一种内存访问装置，包括：

指令响应模块，用于使处理器响应于获取到的内存访问指令，确定所述内存访问指令携带的逻辑地址，所述逻辑地址中包括目标内存空间在目标地址段中对应的段偏移量；

地址生成模块，用于使所述处理器将所述段偏移量与段号寄存器中预存储的目标段号进行拼接以生成线性地址，所述目标地址段的段基址包含位于高位的所述目标段号和位于低位的若干零值逻辑位，且所述零值逻辑位与所述段偏移量的位数相同；

内存访问模块，用于使所述处理器根据所述线性地址访问内存中的所述目标内存空间。

根据本说明书一个或多个实施例的第三方面，提出了一种电子设备，包括：

处理器；

用于存储处理器可执行指令的存储器；

其中，所述处理器通过运行所述可执行指令以实现如第一方面中任一项所述的方法。

根据本说明书一个或多个实施例的第四方面，提出了一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现如第一方面中任一项所述方法的步骤。

附图说明

图1是一示例性实施例提供的一种内存访问方法的应用场景图。

图2是一示例性实施例提供的一种内存访问方法的流程图。

图3是一示例性实施例提供的一种内存访问方法的硬件实现图。

图4是一示例性实施例提供的一种设备的结构示意图。